- 转型后的赛灵思：成为全可编程公司，主打差异化，瞄准150亿广阔市场！ (0篇回复)
- 如何在一个周期的时钟的上升沿和下降沿同时所存数据 (2篇回复)
- while循环的问题 (2篇回复)
- FPGA入门课程5-七段数码管显示状态机 (1篇回复)
- 有哪位大师在画原理图的时候没有用xilinx官方的配置flash 而是用的通用的flash (0篇回复)
- 绞线机控制器的2个PLC之间能否采用无线方式进行数据交换？ (5篇回复)
- ！！求助 i2c verilog 程序是否成功发送接收数据 求详解 (1篇回复)
- 求救：通过cpld加载FPGA的时候会出现nstatus错误，是怎么回事啊解决不了了，请大家 (1篇回复)
- 三菱PLC的Modbus通讯编程实例 (3篇回复)
- 把NIOS程序写到EPCS中的怪事？ (1篇回复)
- FPGA开发工程师目前面临的最主要设计问题 (0篇回复)
- 急求助：基于FPGA的出租车计价器设计 (0篇回复)
- 总结 FPGA难学 的几大原因 (0篇回复)
- 求verilog语言的ILI9325的TFT屏的驱动程序 (0篇回复)
- 有用过Floating Piont Hardware这个IP核吗？ (0篇回复)
- FPGA中 @eachvec 是干什么的额？ (2篇回复)
- chipscope里面 如果不是全局时钟管脚作为采样时钟 会不会出问题的？ (1篇回复)
- 用FPGA分频问题请教 (2篇回复)
- 将matlab生成的滤波器系数导入fir的ip核时，总是失败，求高手指点 (1篇回复)
- 仿真自己写的pcie dma模块，主动发memory读写操作到IP core 的rq接口 (1篇回复)
- ZX_1开发板上有蜂鸣器吗？ (2篇回复)
- 请问请问ZX_1开发板上串口的波特率是多大 ？ (1篇回复)
- 请问ZX_1开发板上6个数码管为什么只用到了3根线来控制 (1篇回复)
- 请问 altera max10芯片支持pci ip么？？ (1篇回复)
- DA,AD技术指标 (2篇回复)
- 大家要注意，FPGA的JTAG口很脆弱！！！ (0篇回复)
- FPGA语言的选择 ——Verilog和vhdl的区别 (2篇回复)
- 逻辑电路设计DE2-115实战宝典范例代码 (1篇回复)
- Channel Link详细介绍5 (0篇回复)
- Channel Link介绍4 (0篇回复)
- cameralink详细介绍3 (0篇回复)
- cameralink详细介绍2 (0篇回复)
- cameralink详细介绍 (0篇回复)
- 学DSP、FPGA、ARM，哪个更有前途？ (1篇回复)
- 谁有h.264的fpga代码，能共享下吗 (0篇回复)
- 请教一个问题，Altium Designer画FPGA原理图 (0篇回复)
- FPGA设计流程 (1篇回复)
- DDR2的仿真 (3篇回复)
- PCB设计之大话喷锡、镀金和沉金 (0篇回复)
- PCB布局八大法则 (0篇回复)
