- 如何搞定不规则形状的PCB设计难题 (0篇回复)
- 注意这九点，你的PCB布线就完美了！ (0篇回复)
- PCB板设计的趋势及技巧分析 (0篇回复)
- FPGA系统设计的仿真验证之：SDRAM读写控制的实现与Modelsim仿真 (0篇回复)
- 有谁做过32个点的均值滤波器吗？有没有什么好办法处理数据 (1篇回复)
- 请问verilog怎样实现提取整数的个十百千位？ (2篇回复)
- 解释一下几个VDHL程序 (0篇回复)
- quartusii11.0的安装包和破解补丁谁有，求助 (0篇回复)
- EP4CE22的封装去哪下载啊 (0篇回复)
- 大家有没有用过k7的？功耗如何？ (0篇回复)
- 谁知道在quartus中，如何在代码中替换一个词，逐个替换挺麻烦的。 (1篇回复)
- 大神们 在FPGA中输出不使用DCI技术 会有什么影响吗 (0篇回复)
- 怎么在多个process中对同一信号赋值？？？ (3篇回复)
- fpga工程师使用示波器的经典汇总 (98篇回复)
- 我写了个数值到寄存器里，分配gpio0引脚后，不能从引脚的电平读取出来？引脚测试全... (0篇回复)
- 有人会用modelsim对quartus ii上编写的verilog程序进行仿真么 (1篇回复)
- 简述FPGA等可编程逻辑器件设计流程 仕兰微面试题目 (12篇回复)
- 【经典I2C总线程序-附测试】 (5篇回复)
- ue写的注释加入quartus乱码怎么解决 (2篇回复)
- 一个自动切换混沌系统的设计与FPGA实现 (1篇回复)
- 脑颅炸了，编了一个简单的移位程序。用到了sll函数。仿真结果看不懂啊！！！！ (3篇回复)
- 怎么设计一个随机生成器 (9篇回复)
- 请教VHDL中一些使用方法 (2篇回复)
- 网上的解决办法是更改路径 但是我底层模块都可以仿真 就只有顶层不可以 (2篇回复)
- 在CPLD里面，信号延时3ns，用generate加for语句怎么写？ (0篇回复)
- ise在synthesis时跑得很慢，已经跑了一个小时了，还没跑好，怎么回事 (0篇回复)
- 为什么bcd码的奇校验好奇怪，比如（0000 奇为1 0001 奇为0 0010 奇为0 0... (0篇回复)
- 大家有知道 nios2可以跑到200M以上的开发板吗 (0篇回复)
- 引用一位IC界大牛说的话 (0篇回复)
- modelsim里显示代码中文注释都是乱码，有没有办法显示中文。求大神指教 (0篇回复)
- 问一下Spartan6-75-csg484有没有可替换的低端型号 (0篇回复)
- 我想问一下EP2C8Q208c8n，能不能把频率倍频到300兆赫兹 (0篇回复)
- 如果epcs4中有程序，用JTAG下载程序时会不会有影响啊？ (1篇回复)
- FPGA加载bit文件可以工作，加载mcs不能工作，请问高手有可能是什么原因？ (0篇回复)
- 移位寄存器Verilog代码 (2篇回复)
- 关于LCD12864（型号ST7565P） (0篇回复)
- 求助：关于VIO的一个error (0篇回复)
- FPGA外设的架构设计 (0篇回复)
- 基于FPGA的双目视觉，怎么把摄像头拍的照片保存下来？ (0篇回复)
- 有没有调过rapidio的达人呀，4x的通不了，但是单独调其中的1x能通，这是为什么啊 (1篇回复)
