- 用小数分频法做的时钟分频在modelsim仿真中没有输出 (2篇回复)
- QII 11在win8上能跑吗? (3篇回复)
- FPGA执行程序的时间 (1篇回复)
- VS1053B音频解码 (1篇回复)
- 智能衣服将要接管我们的衣柜？ (1篇回复)
- 仿真出现的错误 (1篇回复)
- Cyclone V开发板试用报告六 再谈硬核内存控制器 (1篇回复)
- JTAG烧写一次FPGA程序无法运行，烧写两次才运行 (0篇回复)
- Altera演示Stratix10 FPGA和SoC双模56-Gbps PAM-4和30-GbpsNRZ收发器技术 (1篇回复)
- FPGA速度等级详解 (2篇回复)
- 求教有关fpga最小系统管脚连线的问题？ (3篇回复)
- Win8环境下USB Blaster驱动安装问题解决方法 (0篇回复)
- 求大神解决问题 (2篇回复)
- 请问一下ip core fir输出有效位怎样确定？ (1篇回复)
- [分享] 总结FPGA难学的几大原因（从底层详细讲解，太珍贵了）（转） (1篇回复)
- 请问从ALTERA MAXII EPM1270 的POF文件中能获得哪些信息呀?能看出一些管脚的功能吗? (1篇回复)
- FPGA开发的优势具体有几点 (0篇回复)
- 至芯科技，FPGA各类培训班近期开班安排，点击了解详情！ (28篇回复)
- 无线通信fpga设计的时候，用xinlinx和altera fpga芯片有很大区别吗？编程有没区别？ (1篇回复)
- 数字逻辑开发 (1篇回复)
- 想问一下，最近写verilog在QUARTUS中综合布局布线。发现点了compile之后 (1篇回复)
- 转发：一位资深FPGA工程师设计经验精华，很实用 (3篇回复)
- fpga的ddr接口问题 (0篇回复)
- 多层板PCB设计教程完整版 (0篇回复)
- FPGA的程序能烧写成功，但是信号指示灯就是不受控制是什么问题呢？ (1篇回复)
- xillix的FPGA我写了一个流水灯程序想验证下其是否工作 (0篇回复)
- 你是用verilog还是vhdl？ (36篇回复)
- 模电与爱情（笑着带你走进模电的世界） (1篇回复)
- Nike Roshe Run women 0608_3_9278 (0篇回复)
- 为什么quartus综合没有报错而modelsim rtl仿真就报错了 (4篇回复)
- FPGA基础之时序设计 (1篇回复)
- 一个有关数据压缩的问题 (0篇回复)
- FPGA中丰富的布线资源 (0篇回复)
- FPGA不同的差分输入口可以自由配对么？ (0篇回复)
- 问题求助？？？ (0篇回复)
- FIR IP核调用问题 (0篇回复)
- 在用quartus调用modelsim仿真时弹出voptk.exe已停止工作是什么原因 (0篇回复)
- cpu 和 flash 中间连接 epld 或cpld的作用是什么？？哪位大侠知道？？？ (0篇回复)
- FPGA+DDR3挂FPGA上面，K7 系列的，匹配上拉电阻阻值多少？还要信号线需要上拉吗？ (0篇回复)
- quartus11.0里面ip核问题 (2篇回复)
