- 串行D/A怎么用呢 (5篇回复)
- 关于元件例化？一个元件例化中可不可以再有元件例化，子程序中可以套用元件例化吗？ (21篇回复)
- modelsim中能不能指定所有寄存器的初始状态？ (3篇回复)
- [求助]设计一个倒计时电子秒表 (3篇回复)
- 有没有MODULE SIM的6.5版本的教程？ (3篇回复)
- FPGA开发板 (4篇回复)
- 哪位能告诉下由3式如何导出公式4？ (4篇回复)
- 谁有vhdl语言发我个，谢谢了 (2篇回复)
- 你们手里又FPGA相关的QQ群吗？ (5篇回复)
- verilog实现jpeg压缩 (11篇回复)
- 学quartus中遇到的问题 (3篇回复)
- 为什么仿真时总出现脉冲？那就是竞争冒险吗？ (9篇回复)
- verilog这个程序的错误什么意思啊？ (22篇回复)
- 求助 (2篇回复)
- 进行一个数字系统设计的步骤 (2篇回复)
- 怎么用verilog描述7进制计数器? (3篇回复)
- 在VHDL 语言中,COMPONENT 语句的怪问题 (8篇回复)
- fpga程序 (3篇回复)
- 功能仿真时出现的问题 (4篇回复)
- 求助!各位大侠,用VERILOG或VHDL写一段代码，实现消除一个glitch (4篇回复)
- 哪位大大有QDPSK或8DPSK调制解调的VHDL程序啊？ (3篇回复)
- VHDL中的Loop语句及其描述的8位奇偶校验电路 (3篇回复)
- 问个问题（verilogHDL） (3篇回复)
- 哪位有verilog闹钟系统设计的程序和方法 (4篇回复)
- specify和endspecify是？ (6篇回复)
- 请教 verilog要记录一个任意波形，第m个上升沿到第n个上升沿之间所用的时间间隔 (4篇回复)
- 顶层例化的时候如何看到中间信号? (4篇回复)
- verilog仿真的问题 (2篇回复)
- 刚开始学verilog hdi想知道一下直流电机的控速程序原理 (3篇回复)
- 请教testbench！ (2篇回复)
- quartus编译warning:Info: Assuming node "clkin" is an undefined clock (2篇回复)
- 谁知道1602lcd的设计吗? (3篇回复)
- 这个verilog程序请懂的高手给我讲下原理吗？ (4篇回复)
- 求救：使用ISE设置scehematic时的问题 (2篇回复)
- 实现了一个4bit的串并转换，现在我想每四个串行输入的结果用data_temp这个寄存器存储 (2篇回复)
- 如何有ＶＨＤＬ产生高斯分布 (2篇回复)
- 用VHDL设计CRC检错纠错电路 (4篇回复)
- ]verilog怎么用两个时钟驱动一个输出？ (2篇回复)
- 怎么用vhdl写一个模10的bcd码的减法记数器啊？ (3篇回复)
- FPGA中乘法器设计是否需要Wallace tree (2篇回复)
