- 那位朋友有xilinx ISE 13.3 的教程和使用文档 呀？ (0篇回复)
- 有人知道gray to binary怎么用一个generic的语句么？ (0篇回复)
- 这个信号在ADC采样中会不会被采集到 ？ (0篇回复)
- 资料共享 相互学习使用 (2篇回复)
- 经典资料 (3篇回复)
- EP3，和EP2的相同管脚的兼容吗 (0篇回复)
- =IF(I3>=5,10,IF(AND(I3>=10,I3<15),12)) (0篇回复)
- 这个是怎个回事，EDK刚用，不熟悉 (0篇回复)
- 大侠们，我要请教一个关于亚稳态的问题 (0篇回复)
- 请问 (0篇回复)
- 想问一下大家， (0篇回复)
- verilog 有符号位相乘 两个四位得八位 (0篇回复)
- 承接/外包FPGA软件开发，嵌入式软件开发，承接FPGA设计外包，承接FPGA项目外包 (0篇回复)
- 承接/外包FPGA软件硬件设计，承接单片机开发，承接ARM类项目 (0篇回复)
- 求quartus modelsim的下载地址 (2篇回复)
- SRAM读写时钟不同，用verilog做 (2篇回复)
- 强烈建议 (3篇回复)
- 刚学FPGA，求指路！ (0篇回复)
- `ifdef和`ifndef有啥区别啊？ (1篇回复)
- 关于用户自定义原语的调用问题 (0篇回复)
- risccpu 设计资料 (0篇回复)
- 硬件加速器设计资料共享 (0篇回复)
- 黑盒测试法 (0篇回复)
- 数字电路设计资料 (0篇回复)
- 专业pcb/快速打样 (0篇回复)
- 时序约束与时序分析资料 (3篇回复)
- FPGA基于sopc系统搭建学习课件 (2篇回复)
- FPGA设计流程 (5篇回复)
- 教你如何看时序图 (1篇回复)
- FPGA调试基础知识 (2篇回复)
- 资料共享 (1篇回复)
- 通信接口设计资料 (3篇回复)
- 捷多邦生产工艺详解 (0篇回复)
- 有人用fpga做过SSI通讯协议的吗，求交流 (0篇回复)
- 请问xilinx的视频IPcore的license怎么搞到 (0篇回复)
- 构建完fifo后管脚怎么分配啊 初学者 (0篇回复)
- xilinx ip core的使用资料 (1篇回复)
- 有没有设计PCB天线的？ (0篇回复)
- 如何处理浮点数 (0篇回复)
- 再加一会不会变成0 (1篇回复)
