- xilinx ip core 使用资料料 (5篇回复)
- MATLAB实现与分析 资料提供给大家分享 (3篇回复)
- 静态时序分析与逻辑设计资料 (3篇回复)
- 模拟电路与数字电路转换 (2篇回复)
- xilinx 设计学习资料 (2篇回复)
- nios ii 资料整合 (3篇回复)
- 嵌入式开发资料 (4篇回复)
- 什么是模拟电路（经典教程） (3篇回复)
- 承接FPGA/CPLD/VHDL/Verilog软件硬件产品设计 (0篇回复)
- 问个问题 modelsim怎么设置仿真时才不会优化中间的信号 (1篇回复)
- 哪个帅哥美女有VHDL好一点的入门级的教材 (0篇回复)
- 谁有cadence的ius仿真工具或者是ncverilog仿真工具 (1篇回复)
- 谁用过nexys3开发板呀？我有问题请教 (0篇回复)
- C语言的嵌入式设计教程 (2篇回复)
- 也许有用 (1篇回复)
- I2C Controller (1篇回复)
- 资料共享 (1篇回复)
- 资料共享（二） (1篇回复)
- FPGA系统设计的主要思路和方法 (1篇回复)
- state machine design testben (1篇回复)
- VHDL state (1篇回复)
- smdesign (1篇回复)
- 资料共享给大家 (1篇回复)
- verilog计数分频遇到的问题 (1篇回复)
- I2C (0篇回复)
- 哪位大侠有ISE14.2以上版本的么？ (0篇回复)
- 在spartan6的板子上用DMA方式控制PCIE与PC交互数据，速度最快能到多少 (1篇回复)
- Error: Can't read or find LMF file top (0篇回复)
- 问一个问题 (0篇回复)
- xilinx 时序分析资料汇集 (1篇回复)
- 嵌入式总线资料分析 (1篇回复)
- DSP_MATLAB资料 (4篇回复)
- FPGA教程逻辑部分——夏老师编写 (1篇回复)
- SOPC (2篇回复)
- 工作，生活的态度 (1篇回复)
- 可设计编程逻辑资料 (1篇回复)
- ISE 生成的BIN文件能不能修改文件大小？ 默认都是782K额。。 (0篇回复)
- 时序解析 供大家分享 (1篇回复)
- FPGA逻辑设计资料（夏宇闻老师编写） (1篇回复)
- 学习资料提供给大家学习 (1篇回复)
