- CPU设计资料 (3篇回复)
- QUARTUS II 综合工具下载相关资料 (3篇回复)
- fpga 001 (3篇回复)
- mdio_data <= #1 {'pre,'st,mdio_opcode}; 这个语句什么意思？ (0篇回复)
- 问题求救 (0篇回复)
- CPLD运行着里面的寄存器就复位了，怎么回事？ (2篇回复)
- 首次SPARTAN-6上调试ddr2，各种问题请教！！！ (1篇回复)
- VERILOG怎么样实现顶层文件调用其他模块？ (1篇回复)
- 什么是OpenCL？面向FPGA的OpenCL有何优点？ (0篇回复)
- [Spartan-6] 这样使用fifo算是跨时钟域吗？？ (2篇回复)
- 什么是OpenCL？面向FPGA的OpenCL有何优点？ (0篇回复)
- 利用赛灵思FPGA快速创建存储器接口的设计 (0篇回复)
- 关于VHDL信号赋初值？？ (0篇回复)
- 关于FPGA里面时序的问题 (0篇回复)
- FPGA在无线通信领域的应用 (0篇回复)
- 视频帧同步问题 (0篇回复)
- Altera PLL仿真问题 (0篇回复)
- 赛灵思28nm：点燃设计创新的激情 (0篇回复)
- 基于PCI的多通道数据采集系统设计 (0篇回复)
- 京微雅格：金山系列的FPGA芯片全解 (0篇回复)
- 电平驱动问题 (0篇回复)
- Virtex6如何输出时钟驱动3.3V的电平？ (0篇回复)
- CPLD如何实现时钟偏移 (0篇回复)
- 大家有没有听过京微雅格-国产的FPGA怎么样? (0篇回复)
- 问个问题，熟悉CPLD的高手帮个忙 拜谢 (0篇回复)
- altera 还是 xilinx呢？？？ (0篇回复)
- 技术问题 请教！！！！！ (0篇回复)
- FPGA可以当导线吗 (0篇回复)
- FPGA逻辑设计视频教程下载地址 分享给大家 (0篇回复)
- 器件属性资料 (1篇回复)
- 综合工具调试资料 (3篇回复)
- 基于NIOS II 与 SOPC 开发流程资料（二） (1篇回复)
- nios ii 高级学习 (1篇回复)
- sopc 补充资料 (1篇回复)
- nios ii 资料 (1篇回复)
- FPGA设计流程资料大家看看 (1篇回复)
- 数据中心和400G以太网的未来发展 (0篇回复)
- 五星级GPS导航仪应具备的八大功能 (0篇回复)
- 调试高速存储器 (0篇回复)
- 在硬件设计中采用FPGA的基本要点 (0篇回复)
