- 什么是竞争与冒险？怎样判断？如何消除？ (0篇回复)
- Vivado还不精通_6个精彩设计实例让你分分钟成为Vivado大神 (2篇回复)
- VHDL入门学习-程序组成 (1篇回复)
- VHDL学习笔记 (2篇回复)
- 问个问题：在100M的时钟下，做1024个点的FFT需要12.8us。 (0篇回复)
- 32位的quartusii编译的文件在64位软件上直接下载到FPGA里会有问题吗 (0篇回复)
- 如何知道fpga 块ram的最高工作频率？ (0篇回复)
- Fpga与dsp成本对比怎么样呢，altera在价格上与dsp竞争有优势么 (0篇回复)
- 内存DDR3和DDR3L有什么区别？ (1篇回复)
- 线路板生产之沉铜工艺 (1篇回复)
- ACT512的特性如何？ (1篇回复)
- 如何知道fpga 块ram的最高工作频率？ (0篇回复)
- DDR3L是什么意思 DDR3和DDR3L有什么区别 (0篇回复)
- Verilog二进制转换BCD码程序 (6篇回复)
- FPGA设计时序篇 (7篇回复)
- 静态时序分析与逻辑设计 (2篇回复)
- SOC培训教材 (5篇回复)
- 硕士毕业论文-基于FPGA的FIR滤波器的设计 (2篇回复)
- ddr2 工作时序与原理 (1篇回复)
- DDR工作原理 (1篇回复)
- 请问Xilinx fpga 烧写256Mb qspi flash 失败了 (0篇回复)
- 三分钟了解 ARM、DSP及FPGA的区别 (2篇回复)
- FIR串并架构 (3篇回复)
- FPGA求矩阵特征值有研究过的吗 (0篇回复)
- fpga能不能实现将rtsp视频流解码，然后叠加字幕后，在编码成rtsp？ (0篇回复)
- 请问有人在xilinx上面跑过ucos系统吗？ (0篇回复)
- 有没有大佬懂实时操作系统移植到带有软核的FPGA上，求指导 (0篇回复)
- 请教个问题。sof文件下载正确，转换成jic文件就出错了，什么原因？ (0篇回复)
- 调试cyclone遇到一个问题;挂的是winbond的512M的spi-flash。用用nios2固化烧写 (0篇回复)
- 在github上下载了别人的fpga工程，里面有rom核和ram核，在本地打开后配置界面无具... (0篇回复)
- vivado自带的仿真器怎么设置datamem的深度？ (0篇回复)
- FPGA与单片机的区别（一） (1篇回复)
- SDRAM基础知识 (4篇回复)
- 一文看懂ARM里的RAM和SDRAM有什么区别 (3篇回复)
- 请问一下，有没有做过V6和V7之间aurora通信的，我这边能够channel_up上但是数据通不了 (0篇回复)
- 有没有大佬懂实时操作系统移植到带有软核的FPGA上，求指导 (0篇回复)
- VHDL语言中信号的属性函数 (1篇回复)
- 2018年高达238.2亿的中国人工智能技术发展趋势新解析 (1篇回复)
- SRAM和SDRAM的区别 (2篇回复)
- SRAM、DRAM、SDRAM等存储器的区别？ (3篇回复)
