- microblaze软核的程序空间和内存空间，以及实际占用程序空间和内存空间，在哪个文... (0篇回复)
- 初学verilog必看 (2篇回复)
- VHDL入门学习-程序组成 (3篇回复)
- xilinx芯片器件原理图封装和PCB封装哪里可以找到呢？谢谢 (0篇回复)
- 什么是VHDL语言,有什么用? (1篇回复)
- vhdl和verilog的区别_vhdl和verilog哪个好？ (1篇回复)
- 各位大佬，请问跑个跑马灯的nios功耗是多少？ (0篇回复)
- 怎么把已有的逻辑约束到一个地方然后保持不动 (1篇回复)
- 请问ise怎么生成IP的example (0篇回复)
- ise中，跑完综合，在哪个报告中可以看时序是否违例，怎样看 (0篇回复)
- 我买的这款芯片是EP4CE6E22C8N，但是软件里面建工程时只有EP4CE6E22C8，可选这个型.. (0篇回复)
- 至芯科技——英特尔 Altera 卓业工程师基地 (1篇回复)
- 相位比较器 (0篇回复)
- 关于锁相环（PLL）必须要知道的事 (2篇回复)
- 企业实战 FPGA技能树 (2篇回复)
- 至芯科技 宣传册 (2篇回复)
- 分享：IC经典面试题100道 (4篇回复)
- 印制电路板电镀生产线的维护与保养 (1篇回复)
- VHDL语言优点 (3篇回复)
- VHDL语言简介 (1篇回复)
- 为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1， (0篇回复)
- 如果敏感列表里用的是always@(posedge clk or posedge rst),是否会出现程序跑飞的问题 (1篇回复)
- fft_real_out_int_n = source_real[9] ? (~source_real[9:0]+1) : source_real; (2篇回复)
- VHDL操作符 (1篇回复)
- VHDL学习笔记 (1篇回复)
- verilog中的可综合与不可综合 (2篇回复)
- 问下大家，有人会vivado时序约束吗 (0篇回复)
- DDR3写操作状态机在idle状态，写数据128bit老是发生跳变是怎么回事？ (0篇回复)
- 谁有AR0230的寄存器手册，恳请分享一下，多谢多谢！ (0篇回复)
- 中国发展自主FPGA产业迎来窗口期 (5篇回复)
- 资料分享：简历而已 (3篇回复)
- 请教群里大神如何处理adc基线不在零点 偏上或者偏下的 FPGA如何去掉信号的直流分量 (1篇回复)
- 想请教个问题，以太网数据包的crc校验是对整个包校验还是对包中的某些数据段校验 (1篇回复)
- fpga差分时钟输入，对于幅度和摆幅范围有什么要求？ (0篇回复)
- FPGA想跨入3.0时代 还早着呢 (3篇回复)
- 学习心得分享：I2C学习心得 (2篇回复)
- VHDL入门学习-程序组成 (3篇回复)
- Verilog HDL 基本语法回顾 (1篇回复)
- FPGA内部RAM有什么用? (3篇回复)
- vhdl和verilog的区别 (1篇回复)
