- 印制电路板电镀生产线的维护与保养 (1篇回复)
- VHDL语言优点 (3篇回复)
- VHDL语言简介 (1篇回复)
- 为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1， (0篇回复)
- 如果敏感列表里用的是always@(posedge clk or posedge rst),是否会出现程序跑飞的问题 (1篇回复)
- fft_real_out_int_n = source_real[9] ? (~source_real[9:0]+1) : source_real; (2篇回复)
- VHDL操作符 (1篇回复)
- VHDL学习笔记 (1篇回复)
- verilog中的可综合与不可综合 (2篇回复)
- 问下大家，有人会vivado时序约束吗 (0篇回复)
- DDR3写操作状态机在idle状态，写数据128bit老是发生跳变是怎么回事？ (0篇回复)
- 谁有AR0230的寄存器手册，恳请分享一下，多谢多谢！ (0篇回复)
- 中国发展自主FPGA产业迎来窗口期 (5篇回复)
- 资料分享：简历而已 (3篇回复)
- 请教群里大神如何处理adc基线不在零点 偏上或者偏下的 FPGA如何去掉信号的直流分量 (1篇回复)
- 想请教个问题，以太网数据包的crc校验是对整个包校验还是对包中的某些数据段校验 (1篇回复)
- fpga差分时钟输入，对于幅度和摆幅范围有什么要求？ (0篇回复)
- FPGA想跨入3.0时代 还早着呢 (3篇回复)
- 学习心得分享：I2C学习心得 (2篇回复)
- VHDL入门学习-程序组成 (3篇回复)
- Verilog HDL 基本语法回顾 (1篇回复)
- FPGA内部RAM有什么用? (3篇回复)
- vhdl和verilog的区别 (1篇回复)
- vhdl和verilog的区别_vhdl和verilog哪个好？ (0篇回复)
- 库语句（Library） (2篇回复)
- 通俗讲解单片机、ARM、MUC、DSP、FPGA、嵌入式错综复杂的关系！ (3篇回复)
- FPC板面生产常见的问题分析及解决方法 (1篇回复)
- 包（Package） (1篇回复)
- 我国FPGA人才仅为美国1/10，改善现状需要10年 (2篇回复)
- 国产FPGA取得突破 中国FPGA不再受制于人 (1篇回复)
- 人才缺乏难以成就FPGA龙头企业 (1篇回复)
- Xilinx Spartan 6 FPGA配置SPI Flash 芯片 (11篇回复)
- FPGA是什么？为什么要使用它？ (1篇回复)
- 我国FPGA人才仅为美国1/10，改善现状需要10年 (0篇回复)
- Verilog代码优化之case语句 (1篇回复)
- assign PSSAA=( GOO<2 )? AA:PSSAA; 这样写有问题吗 (1篇回复)
- Win10下安装ISE Design Suite14.7后双击打不开软件的处理方法 (13篇回复)
- 请教大家一个问题啊，模拟量隔离除了使用线性光耦隔离，大家还用过其他的方法吗？ (0篇回复)
- LVDS设计 (1篇回复)
- 横批：Hello，world (0篇回复)
