- 现在想在fpga的板上用ila抓信号，可以随bit文件一起产生的.ltx文件没产生，怎么回事？ (0篇回复)
- 知道xilinx的设计怎么输出网表和时序反标文件做后仿吗？ (0篇回复)
- 跨越FPGA的障碍 (0篇回复)
- FPGA的过去，现在和未来 (0篇回复)
- FPGA视频输入怎么处理？ (0篇回复)
- 一个死磕FPGA 9年的大龄工程师的肺腑之言 (0篇回复)
- 6个步骤 让你成为FPGA设计高手 (0篇回复)
- fpga高性能计算方向大概要学什么，现在没头绪 (2篇回复)
- 各位大佬，dds 输出在示波器观察，相位抖动的原因是什么？ (1篇回复)
- FPGA图像处理的前景 (1篇回复)
- 有没有做过des加密解密的和我探讨一下呗 (0篇回复)
- 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ (0篇回复)
- 为什么触发器要满足建立时间和保持时间 (0篇回复)
- 如何解决亚稳态？ Metastability (0篇回复)
- 竞争与冒险现象？怎样判断？如何消除 (0篇回复)
- Setup 和Holdup时间 (0篇回复)
- SPI-Flash是什么？使用注意事项及常见问题 (0篇回复)
- PCB设计，工程师如何避免不入流！ (0篇回复)
- 学习FPGA需要留意，很实用,不看会后悔哦 (5篇回复)
- 简谈总线接口 (7篇回复)
- （1）、在进行组合逻辑电路的分析与设计的时候，如果不考虑逻辑门的延迟时间对电路... (0篇回复)
- 什么是“线与逻辑”，在硬件特性上有什么具体要求？ (0篇回复)
- 基于FPGA的电子琴设计 (4篇回复)
- 煤矸石砖坯内燃卡数仪-哪个煤炭化验机好 (0篇回复)
- 煤中含磷元素用什么仪器检测-煤含磷量测试仪 (0篇回复)
- 检测煤炭含磷的仪器-化验磷含量元素分析仪 (0篇回复)
- 基于 FPGA vivado 2017.2 Basys3 信号发生器 设计 (11篇回复)
- 关于SOC,SOPC,FPGA,CPLD,ASIC区别和联系 (1篇回复)
- SOPC介绍 (1篇回复)
- 基于MATLAB的filter的使用，低通、带通和高通滤波器设计 (4篇回复)
- 有用过max10 的on-chip flash IP 核的吗？ (0篇回复)
- 边缘检测算法及各自优缺点 (2篇回复)
- 原码、反码、补码知识详细讲解 (2篇回复)
- 为啥用modelsim se对vhdl编程，老是第一行错误，错误提示，error:vlog 13069 (0篇回复)
- 我现在在学习NIOS ,把SDRAM当作内存读取是正常的。把程序放入SDRAM运行，老是下载... (0篇回复)
- 请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据，如果可以能用什么方... (0篇回复)
- 大家有没有碰到过，双口ram有写错某个bit的情况？ (0篇回复)
- TI公司CPU外部存储器接口？ (0篇回复)
- 为啥烧程序进开发板 连的led灯 led竟然有声音 (0篇回复)
- 为啥我的DDS在示波器上只能出正弦波。 (0篇回复)
