- 简谈FPGA三大厂商工具绑定外部编辑器 (6篇回复)
- FPGA控制继电器模块Verilog代码 (1篇回复)
- 什么是Setup 和Holdup时间？ (1篇回复)
- 如何解决亚稳态 (1篇回复)
- 基于FPGA verilog的交通灯代码分享 (4篇回复)
- testbench教程，中英文兼备，满足大家的需求，推荐观看 (1篇回复)
- testbench激励测试资料 (3篇回复)
- 贴片肖特基二极管MBRS360T3G的相关技术参数 (1篇回复)
- 模块的端口定义： (2篇回复)
- ram,falsh memory,及dram的区别? (2篇回复)
- 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ (0篇回复)
- 你所知道的可编程逻辑器件有哪些？ (0篇回复)
- Verilog学习笔记基本语法篇（十三）...............Gate门 (0篇回复)
- .Latch和Register区别？行为描述中Latch如何产生？ (1篇回复)
- 模块的结构 (1篇回复)
- 什么是Setup 和Holdup时间？ (1篇回复)
- 请画出用D触发器实现2倍分频的逻辑电路？ (0篇回复)
- 基于FPGA的可编程电阻制作 求助 (1篇回复)
- VHDL和verilog应该先学哪个？ (1篇回复)
- fpga教程完全下载分享（pdf） (37篇回复)
- FPGA 学习需要哪些东西？ (1篇回复)
- FPGA怎么理解？ (1篇回复)
- DSP高手经验谈！ (0篇回复)
- 什么是竞争与冒险现象？怎样判断？如何消除？ (0篇回复)
- 什么是Setup 和Holdup时间？ (0篇回复)
- Verilog初设阶段 (0篇回复)
- Verilog 语法学习资料 (0篇回复)
- FPGA入门实验资料 (3篇回复)
- 前仿真与后仿真的区别 (5篇回复)
- Verilog 是什么，为什么要学习Verilog？ (5篇回复)
- 基于FPGA的pci总线接口设计 (5篇回复)
- 基于FPGA的pci接口简化设计 (3篇回复)
- 时序约束资料 (3篇回复)
- FPGA入门学习系统资料 (2篇回复)
- verilog语句结构到门级的映射 (1篇回复)
- verilog模块优化 (1篇回复)
- 时序约束资料 (0篇回复)
- FPGA选型策略 (2篇回复)
- FPGA学习资料整理 (4篇回复)
- 夏宇闻老师谈FPGA的入门 (3篇回复)
