请教串并并串转换原理
本帖最后由 fpgaw 于 2010-7-3 20:38 编辑请教串并并串转换原理 搞个移位寄存器就可以了啊 嗯,说得对!! 移位寄存器! 看看UART 这个移位寄存器也要自己实现,<br>
如8位<br>
这样实现可以么?<br>
reg temp;<br>
output sdout;<br>
input clk;<br>
integer i;<br>
<br>
always @(negedge clk)<br>
begin<br>
i=i+1;<br>
sdout=temp;<br>
end 移位寄存器,最简单 原帖由 xingyuline 于 2006-6-27 21:07 发表<br>
integer i;<br>
<br>
always @(negedge clk)<br>
begin<br>
i=i+1;<br>
sdout=temp;<br>
end 你是要用FOR循环吧?不完整。 嗯啊.<br>
还是移位寄存器方便<br>
大家怎么不说具体点,我刚开始学不晓得嘛<br>
其实就是<br>
{seg,sdout}=seg;<br>
就实现了 要个移位寄存器,并入串出,或者串入并出的,但是要注意时序的搭配;<br>
这是很基本的VHDL的四大基本之一..