lcytms 发表于 2018-7-1 13:00:34

1034
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        然后我们看一下他是怎么写的。
        先进它的CPU。
        他叫cpu_dat_o,我们按他来写。

lcytms 发表于 2018-7-1 13:01:30

1035
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        CPU有数据的入、数据的出。
        MEM也有数据的入、数据的出。
        主从都有。
        CPU是主机,MEM是它的从机。
        MEM,无论主从,都有数据的入、数据的出。

lcytms 发表于 2018-7-1 13:02:27

1036
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        Sobel既是主机,又是从机。
        主从都有,它当然有数据的入、数据的出。
        都有。
        你看看sobel,它的数据信号是怎么写的?
        它是直接写dat,并没有加前缀。
        主从都有数据的入、数据的出。
        主机有地址的出、控制的出。
        是不是?

lcytms 发表于 2018-7-1 13:03:49

1037
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        它写成cpu_adr_o。
        你会发现,无论谁写,都是这样。
        Cpu它一定会有地址的出,有控制的出。
        控制是什么?
        write,只有一个write。
        它写成we。
        还有一些其它的信号,一些握手信号,一会我们再解释。
        是什么呢?
        选通,应答,等等。
        这些是我们讨论长整的时候没有用到的,是一种比较特殊的握手方式。

lcytms 发表于 2018-7-1 13:04:46

1038
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        主机有地址的出、命令的出。
        从机有地址的入、命令的入。
        作为sobel,它既会有地址和命令的出,也会有地址和命令的入。
        再看一下代码。
        Sobel它是怎么命名的?
        就直接写了,不加前缀了。

lcytms 发表于 2018-7-1 13:05:25

1039
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        地址的入,adr_i,然后是we_i。
        它既有主机的出,也有从机的入。
        Adr_o,然后是we_o。

lcytms 发表于 2018-7-1 13:06:59

1040
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        这张图很复杂,比我们的长整要复杂得多,要做紧凑一点。
        你先把sobel全部写完。

lcytms 发表于 2018-7-1 13:08:47

1041
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        切换观察sobel代码。
        一个一个地写。
        有数据的入、数据的出。
        有地址的入。
        有写的入。

lcytms 发表于 2018-7-1 13:09:41

1042
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        有地址的出。
        写的出。
        然后在sobel这个文本框内部,说明为M/S,既是主机又是从机。

lcytms 发表于 2018-7-1 13:11:38

1043
        指导设计。
        三、阅读和欣赏(原加速器代码分析)。
        接着看,还有哪些信号?
        现在就把它做出来。
        你从132行开始看起,时钟、复位不用写。
        有cyc_o,输出的一个周期信号,刚才我们讲了。
        仿真的时候是按时间片来做的。
        单比特。
   
页: 1 2 3 4 5 6 7 8 9 [10] 11 12 13 14 15 16 17 18 19
查看完整版本: 跟李凡老师学FPGA图像加速器之D04:原教材加速器代码欣赏(20170428课堂笔记)