0938
指导设计。
长整加速器全部代码。
修改S_REG代码。
这是两个电路，并行存在的。
71~74行，是由复位、写命令、地址引起的，由CPU触发的。
76行是由ACC触发的，没错。
好，接着看79行。
看状态转移图。
看几个吧，节省时间。
复位少了一个clear。
0939
指导设计。
长整加速器全部代码。
S0，没错。
S1。
没错。
后面就不用看了。
本帖最后由 lcytms 于 2018-6-11 09:23 编辑
0940
指导设计。
长整加速器验证。
我们说了，第三组如果顺利，就直接做验证了。
过一下分析和综合。
然后看一下你的testbench。
看一下设置。
加了memory.v，加了mem.txt。
没错。
0941
指导设计。
长整加速器验证。
运行仿真。
查看错误信息。
找到memory.v的第15行。
要加头文件。
重新编译。
通过了。
0942
指导设计。
长整加速器验证。
运行仿真。
还是有些问题。
memory_data_out不应该是红线。
要查一下，为什么memory_data_out是红线？
有问题也好，我们一起来查。
先进设计，你的word文档。
0943
指导设计。
长整加速器验证。
查错。
看2.1 架构设计。
0944
指导设计。
长整加速器验证。
查错。
0945
指导设计。
长整加速器验证。
查错。
仿真添加mem信号，建group。
0946
指导设计。
长整加速器验证。
查错。
0947
指导设计。
长整加速器验证。
查错。
0100,0101这都是memory的地址了，data_in上不需要，write_in是读，这时候data_out应该出数据。
它没有出数据。
查一下，为什么？
这个时候在读嘛。
