lcytms 发表于 2018-7-29 21:44:21

0931
        (同学分享)。
        查看仿真波形。
        这说明你的使能信号激励有点问题,ms5的激励有问题。
        凑合来调的话,上面再延一拍就对齐了。
        这样就很凑合。
        我们还是要精确地把它做出来。

lcytms 发表于 2018-7-29 21:45:05

0932
        (同学分享)。
        修改dsss.v代码。

lcytms 发表于 2018-7-29 21:46:04

0933
        (同学分享)。
        查看仿真波形。
        应该是吧ms5的序列延迟一拍,这样才能对齐。
        基带的边界是黄线,然后频带的边界是红线。

lcytms 发表于 2018-7-29 21:47:37

0934
        (同学分享)。
        查看仿真波形。
        现在你要把频带的边界和基带的边界对齐。
        是你TP图的问题,随后再解决。
        先把这个问题解决了。
        回到代码上。
        应该延迟ms5。
        重新运行仿真。

lcytms 发表于 2018-7-29 21:48:31

0935
        (同学分享)。
        查看仿真波形。

lcytms 发表于 2018-7-29 21:48:53

0936
        (同学分享)。
        查看仿真波形。

lcytms 发表于 2018-7-29 21:49:41

0937
        (同学分享)。
        查看仿真波形。
        把r信号调出来。
        这就对齐了。

lcytms 发表于 2018-7-29 21:50:37

0938
        (同学分享)。
        查看仿真波形。
        这张图就对了。
        跟你的同步头没有对齐,你的同步还要延迟一拍。
        就是你的dsss_syn,再延迟移一拍就对齐了。
        其它没问题。

lcytms 发表于 2018-7-29 21:51:47

本帖最后由 lcytms 于 2018-7-29 21:54 编辑

0939
        (同学分享)。
        这个TP图分析的部分,我们下午再说。
        因为我们下午还要做解扩,做接收器,我们再做一个精确的讨论。
        就这样吧,谢谢!

lcytms 发表于 2018-7-29 21:55:43

0940
        二、架构设计。
        加上锁相环,310M。
        这就更接近真实的。
        串化器,我用两个控制信号,移位和load。
        所有的时钟都是单一的310M。
        然后ms5_generate用周期信号来控制。
        使能信号ms5_en对齐ms5的第一个比特。
页: 1 2 3 [4] 5 6 7 8 9 10 11 12 13
查看完整版本: 跟李凡老师学FPGA扩频通信D05:串行通信扩频接收器(20170423课堂笔记)