- 多人抢答器（VHDL） (2篇回复)
- A7系列的FPGA支持1.8V的lvcmos吗? (1篇回复)
- ASIC与FPGA战事升级，谁是5G第二波最佳选择？ (2篇回复)
- SDRAM的历史 (1篇回复)
- spi和I2C异同 (3篇回复)
- fpga_days100 (2篇回复)
- 赋值时的位宽问题 (16篇回复)
- Altera SoC 官方搭建指南 (3篇回复)
- FPGA设计规范、代码优化方法和准则 (4篇回复)
- I2C如何工作 (3篇回复)
- TLC549.PDF (2篇回复)
- FPGA与ADSP TS201的总线接口设计 (3篇回复)
- AM调制的FPGA实现 (7篇回复)
- FPGA全局时钟的运用 (4篇回复)
- 点对点协议PPP (3篇回复)
- USB3.0编码方式 (3篇回复)
- 字对齐什么是半字对齐 (3篇回复)
- LCMXO3LF-4300C-5BG324C FPGA中文资料 (1篇回复)
- 数字调制与编码 (4篇回复)
- PS2单片机代码 (4篇回复)
- SPI、I2C、UART三种串行总线协议的区别 (4篇回复)
- 三分频的verilog程序 (27篇回复)
- FPGA 现场可编程门阵列XC6SLX16-2FTG256C XC6SLX16资料 (0篇回复)
- 有朋友手里有ad9243和da8413仿真模型吗 (0篇回复)
- 请教下 libero的片子布局布线时怎么保证状态机安全编码呢 (0篇回复)
- FPGA外挂存储器的管脚是不是专用管脚 有没有什么办法让FPGA用其他的管脚读写外部... (1篇回复)
- 使用ddr3 7系列mig的时候，遇到过在app en=0和app cmd=0的情况下，app rd data还在... (0篇回复)
- 哪位大神有liberoIDE9.1SP5的开发环境 (1篇回复)
- 15针vga接线图 vga接线方法 (3篇回复)
- 用ise怎么生成example啊 (1篇回复)
- systemgenerator闪退 有大佬遇到过吗 (1篇回复)
- questasim10.6c能和vivado2019.2联合用吗？还是只能和2019.2的版本 (0篇回复)
- 哪位大神有liberoIDE9.1SP5的开发环境 (0篇回复)
- modelsim仿真较长时间的时候，modelsim的仿真波形不更新的情况吗？内部是更新的，... (0篇回复)
- modeelsim怎么添加vhdl的库吗？安装完貌似只添加了verilog的库了，仿真verilog的没... (0篇回复)
- 谁有quartus22.2的license嘛 (1篇回复)
- 字对齐、半字对齐、字节对齐理解 (2篇回复)
- 有人遇到过quartus II软件打开signalTap，只要一点波形软件就卡死了，得任务管 (0篇回复)
- 请问vivado工程中的TNS值是一个负值，而且特别大，该怎么办？谢谢 (0篇回复)
- quartus16.1和modeisim16.0可以联合仿真吗 (2篇回复)
