- ug1119-vivado-creating-packaging-ip-tutorial (1篇回复)
- 什么是“线与逻辑”，在硬件特性上有什么具体要求？ (1篇回复)
- M24C16-WDW6TP概要描述如下 (1篇回复)
- 串口通信参数 (2篇回复)
- 专题：always @（） (1篇回复)
- 专题：always @（） (1篇回复)
- PS2键盘返回值介绍 (2篇回复)
- 各位大佬，usb2.0和ddr的阻抗匹配，如果嘉立创不乐意忙这个事，你们怎么做的啊？ (1篇回复)
- zynq引脚B34接了3.3V 输出LVDS信号能不能用啊 (0篇回复)
- 请问大佬们，如果一个模块只需要十五个时钟周期，那么实际板子实现的话，这个模块... (0篇回复)
- 请问哪位大神用FPGA写过完整的spi serial nor flash驱动？有问题求助！ (0篇回复)
- 请问一下 quartus prime10.0 那里能下？ (0篇回复)
- 有没有那位大佬懂实时操作系统移植到软核上啊 (0篇回复)
- 有没有哪个同志，采用FPGA处理过500MHz的信号？需要将500MHZ的信号处理成1MHz信号 (0篇回复)
- PCB线路板的互连方式 (1篇回复)
- MATLAB 2013a 的 license 过期 的解决办法 (15篇回复)
- 异步FIFO为什么用格雷码 (2篇回复)
- bdti_autopilot_final (1篇回复)
- 干货 | PCB板上的那些“特殊焊盘”到底起什么作用？ (1篇回复)
- The Quartus Prime 19.1 Production Release Software and other FPGA software is... (1篇回复)
- ug1138-generating-basic-software-platforms (1篇回复)
- 常用逻辑表达式化简公式 (1篇回复)
- 有人遇到过altera芯片 固化程序下了程序没运行么？示波器测相关管脚电平都正常 (0篇回复)
- 什么是竞争与冒险？怎样判断？如何消除？ (0篇回复)
- Vivado还不精通_6个精彩设计实例让你分分钟成为Vivado大神 (2篇回复)
- VHDL入门学习-程序组成 (1篇回复)
- VHDL学习笔记 (2篇回复)
- 问个问题：在100M的时钟下，做1024个点的FFT需要12.8us。 (0篇回复)
- 32位的quartusii编译的文件在64位软件上直接下载到FPGA里会有问题吗 (0篇回复)
- 如何知道fpga 块ram的最高工作频率？ (0篇回复)
- Fpga与dsp成本对比怎么样呢，altera在价格上与dsp竞争有优势么 (0篇回复)
- 内存DDR3和DDR3L有什么区别？ (1篇回复)
- 线路板生产之沉铜工艺 (1篇回复)
- ACT512的特性如何？ (1篇回复)
- 如何知道fpga 块ram的最高工作频率？ (0篇回复)
- DDR3L是什么意思 DDR3和DDR3L有什么区别 (0篇回复)
- Verilog二进制转换BCD码程序 (6篇回复)
- FPGA设计时序篇 (7篇回复)
- 静态时序分析与逻辑设计 (2篇回复)
- SOC培训教材 (5篇回复)
