lcytms
发表于 2019-2-21 09:04:20
1401
套一个if语句,显然是同步复位。
如果这个复位写在沿外面,是异步。
Clk_out清零。
lcytms
发表于 2019-2-22 09:10:11
1402
Count清零,用others来写。
Else,case语句。
lcytms
发表于 2019-2-23 09:04:26
1403
写If语句。
lcytms
发表于 2019-2-24 08:57:20
1404
Count可不可以加一?可以,因为它不带方向。
lcytms
发表于 2019-2-26 10:54:46
1405
Else。
Count清零,clk_out抬高。
State转移。
lcytms
发表于 2019-2-27 09:31:26
1406
这样S0写完了。
S1也同样如此。
从安全的角度出发,把转移描述出来,并且还便于阅读。
晓灰灰
发表于 2019-2-27 13:43:25
跟李凡老师学FPGA之VHDL基础D01(20160720课堂笔记)
lcytms
发表于 2019-2-28 09:22:31
1407
所谓非安全行为,就是前仿能通过,但是后仿有的时候是通不过的。
或者是后仿能通过,下板通不过。
lcytms
发表于 2019-3-1 09:10:48
1408
Ctrl-S、Ctrl-K。
然后写它的验证。
新建.vhd文件,另存为divider_vh_tb.vhd。
lcytms
发表于 2019-3-2 17:50:06
1409
我们看看如何在testbench上做参数generic的例化。
Generic很多中文文献里面翻译成类属这是直译,它就是参数。
然后声明中间信号signal。