论坛 › FPGA学习步骤 › 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

lcytms 发表于 2019-4-10 09:36:43

1517
        （分享设计）。
        修改代码。

lcytms 发表于 2019-4-10 09:37:31

1518
        （分享设计）。
        修改代码。
        例化。

lcytms 发表于 2019-4-11 09:40:56

1519
        （分享设计）。
        修改代码。
        例化。

lcytms 发表于 2019-4-11 09:42:04

1520
        （分享设计）。
        修改代码。
        例化。

lcytms 发表于 2019-4-11 09:43:35

1521
        （分享设计）。
        修改代码。
        例化。

lcytms 发表于 2019-4-11 09:45:08

1522
        （分享设计）。
        修改代码。
        例化。
        软复位是locked出来的信号。

lcytms 发表于 2019-4-12 09:13:13

1523
        （分享设计）。
        修改代码。
        例化。
        Dm。

lcytms 发表于 2019-4-12 09:14:18

1524
        （分享设计）。
        修改代码。
        例化。
        漏了一根地址线。

lcytms 发表于 2019-4-13 09:22:30

1525
        （分享设计）。
        修改代码。
        例化。
        设计上都没有，都要补上去。

lcytms 发表于 2019-4-13 09:31:15

1526
        （分享设计）。
        修改代码。
        例化。
        中间信号也要声明出来。

查看完整版本: 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）