论坛 › FPGA学习步骤 › 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

lcytms 发表于 2019-3-31 09:42:13

1457
        （分享设计）。
        修改代码。

lcytms 发表于 2019-4-1 09:30:13

1458
        （分享设计）。
        修改代码。
        Dq是16位的，全速乘二，半速乘四。

lcytms 发表于 2019-4-2 09:25:38

1459
        （分享设计）。
        修改代码。

lcytms 发表于 2019-4-3 09:20:24

1500
        （分享设计）。
        修改代码。
        Be是mask的取反。
        一个mask挡八位，这边是时钟沿。
        上沿高八位，上沿低八位，下沿高八位，下沿低八位。
        上下沿分别高低八位，总共四根线，3:0。

lcytms 发表于 2019-4-3 09:21:32

1501
        （分享设计）。
        修改代码。
        Local_size是2:0。

lcytms 发表于 2019-4-3 09:23:13

1502
        （分享设计）。
        修改代码。
        Ctrl-S、Ctrl-K。
        然后就是my_ddr2。

lcytms 发表于 2019-4-4 10:22:18

1503
        （分享设计）。
        修改代码。
        点右键，remove。
        生成一个my_hpc。

lcytms 发表于 2019-4-4 10:23:38

1504
        （分享设计）。
        修改代码。
        参考时钟改成50。
        全速。
        时钟200M，你的dq是400M，因为是双沿嘛。

lcytms 发表于 2019-4-5 09:26:27

1505
        （分享设计）。
        修改代码。
        找一款器件。
        点修改参数。
        点属性。
        Dq现在随路是8位，你可以改它。
        Cancel。

lcytms 发表于 2019-4-5 09:31:27

1506
        （分享设计）。
        修改代码。
        点next。
        点skip，跳过去，calibration。
        点next。
        把勾打上，生成仿真模型，点next。
        点finish。

查看完整版本: 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）