论坛 › FPGA学习步骤 › 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

lcytms 发表于 2019-5-10 19:43:53

1607
        （分享设计）。
        写仿真。

lcytms 发表于 2019-5-10 19:49:32

1608
        （分享设计）。
        写仿真。

lcytms 发表于 2019-5-13 10:06:34

1609
        （分享设计）。
        写仿真。
        把mem的信号拷过来。
        忘掉了库。
        打开。
        拷贝粘贴。

lcytms 发表于 2019-5-13 10:08:30

1610
        （分享设计）。
        写仿真。

lcytms 发表于 2019-5-13 10:09:15

1611
        （分享设计）。
        写仿真。

lcytms 发表于 2019-5-14 09:35:35

1612
        （分享设计）。
        写仿真。

lcytms 发表于 2019-5-14 09:36:27

1613
        （分享设计）。
        写仿真。
        Reset注释掉。
        Dqs_n注释掉。
        加上addr。

lcytms 发表于 2019-5-14 09:37:52

1614
        （分享设计）。
        写仿真。
        到顶层。
        0:0的线还没有做。

lcytms 发表于 2019-5-15 09:34:30

1615
        （分享设计）。
        写仿真。
        片选，cke，两个时钟，还有odt。

lcytms 发表于 2019-5-15 09:37:34

1616
        （分享设计）。
        写仿真。
        复制第十行到tb上去。
        然后把对应的删掉。
        片选删掉，cke删掉。
        两个时钟删掉。
        Odt删掉。
        然后写激励。

查看完整版本: 跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）