lcytms
发表于 2018-12-28 09:29:30
1143
这是专用的管脚。
快捷键p-s,修改属性为jtag。
JTAG这个框图有两组线。
我们一组一组地来做。
一组是配置线。
一组是JTAG的线。
lcytms
发表于 2018-12-28 09:30:56
1144
我先做配置线,AS的这些线。
快捷键是p-a。
data线。
data线在配置芯片这个端口是输入。
FPGA这边就应该是输出。
下面是nCS线。
nCS线在FPGA这边是输出。
lcytms
发表于 2018-12-30 21:57:51
1145
在配置电路这边是输入。
接着看,是数据时钟线,DCLK。
在配置这边是输入,FPGA这边是输出。
最后一个,是DATA线。
DATA线在FPGA这边是输入,在配置芯片这边是输出。
lcytms
发表于 2018-12-30 21:59:18
1146
这是输入。
然后把它连上。
快捷键是p-w。
这是配置。
lcytms
发表于 2018-12-30 22:01:13
1147
然后呢,是232。
232我们以前做过,我们就知道,它有一个收发器。
一个这个呢,我绘制在它的右侧。
仍然用快捷键p-s。
修改属性为RS232。
232就是两个端口,一个是TxD,一个是RxD。
lcytms
发表于 2018-12-30 22:07:25
1148
快捷键p-a。
TxD是发送端口,FPGA端当然是输出了。
对于这个232逻辑就是输入了。
然后是接收,RxD。
对FPGA是输入。
连上。
快捷键p-w。
然后是DDR2的。
DDR2我们熟悉。
lcytms
发表于 2018-12-30 22:09:25
1149
现在我们正好在做着它。
DDR2的那些端口,同样快捷键是p-s。
修改属性为DDR2。
这个要稍微高一点。
有哪些信号?
现在是FPGA这一端。
有mem前缀的这些信号。
lcytms
发表于 2018-12-30 22:10:22
1150
按照我们的设计来吧。
我们是a开始的,a是12..0,FPGA这一端是输出,DDR2这一端是输入。
然后还有ba,ba是1..0,DDR2这一端是输入,FPGA这一端是输出。
然后是命令。
Mem_cs_n。
lcytms
发表于 2019-1-1 09:25:31
1151
行选通,mem_ras_n。
列选通,mem_cas_n。
然后是写使能,mem_we_n。
然后是mem_cke。
然后是mem_odt。
lcytms
发表于 2019-1-1 09:27:26
1152
13,15,19,20,21根线。
然后后面是dq,是16位的,15..0。
方向是双向的。
然后还有dqs,dqs也是双向的,随路时钟,1..0。
然后呢,还会有dm,就是dqm,是1..0。