- verilog延时在综合时都会被忽略掉，那这样的延时又有何意义？ (7篇回复)
- fpga FLASH控制器的状态机 (28篇回复)
- Verilog HDL 程序来错误，qiuzhu (30篇回复)
- vhdl，verilog hdl 该选择哪种语言？ (30篇回复)
- fpga防抖程序的原理是什么?脉冲?时钟周期? (27篇回复)
- 有关寄存器类型和线网类型经验reg & wire的区别 (25篇回复)
- 代码最简单的3-8译码器 (29篇回复)
- wire对应于连续赋值，reg对应于过程赋值 (29篇回复)
- 学Verilog HDL 用哪个厂家软件好啊？ (25篇回复)
- VERILOG中那些延时语句有什么作用 (26篇回复)
- 非常详细的Verilog代码编写规范（转） (27篇回复)
- 学fpga什么情况下会生成latch (29篇回复)
- Quartus编译时出现这个错误，该怎样修改 (26篇回复)
- CPLD的LED的设置IO口输出不行？ (23篇回复)
- 问一个关于赋值语句的问题设置参数为负数 (26篇回复)
- 哪位有Alter FPGA/CPLD 设计（基础篇）得例子啊 (23篇回复)
- 信号命名规范（转发） (21篇回复)
- 问个verilog技巧 (22篇回复)
- 什么叫状态机？ (20篇回复)
- FPGA如何实现PCI (1篇回复)
- 怎样区分wire和reg？ (25篇回复)
- 米利和摩尔状态机比较各有什么优点？ (18篇回复)
- 数字系统设计与VerilogHDL (4篇回复)
- 要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 (18篇回复)
- 有这样的负值语句吗? (19篇回复)
- CPLD如何使用晶振？ (21篇回复)
- 模块中有几个ALWAYS，那么综合时是按先后综合吗？ (18篇回复)
- 请教Verilog语言中的一个问题 (19篇回复)
- 这种加延迟的codestyle是啥意思？(问题已解决) (19篇回复)
- CPLD的IO口怎么互相赋值？ (21篇回复)
- 请问状态机的好处？ (19篇回复)
- [求助]状态机嵌套如何实现？ (17篇回复)
- fpga高手帮个忙#5 a=b 和a =#5 b有什么区别？ (16篇回复)
- dff和latch的区别？指得是QUARTUS2下，ALTERA提供得这两个模块有什么区别？？ (18篇回复)
- 分析和综合不下去了程序里用了很多for，不知道是不是太多了，电脑吃不消？ (16篇回复)
- 如何在大的状态机里面加入小的状态机？ (16篇回复)
- 请教如何实现精确延迟 (17篇回复)
- VHDL实现移相问题。。请问怎么用40MHZ的时钟实现10ns左右的移相 (16篇回复)
- 请教一个状态机进行序列检测的问题 (15篇回复)
- 基于CPLD/FPGA自动绕线机的设计 (17篇回复)
