- 用verilog做一个用输出指定的码表示状态的状态机，用assign赋值报错，应该怎么办呢？ (4篇回复)
- 求助状态机编码问题,编码的选择，不同码的比较，不同的码对FPGA的实现有什么不同 (4篇回复)
- 开关级的tran是什么东西？ (2篇回复)
- 有人用FPGA实现过arinc429总线接口吗? (2篇回复)
- 状态机有什么优劣呢？？ (4篇回复)
- MAXII是可以不要外部时钟吗？ (4篇回复)
- 关于状态机的一个问题 (4篇回复)
- verilog中ESeg是什么 (2篇回复)
- 请教cpld可否作为eeprom? (4篇回复)
- 寄存器组设计思路 (3篇回复)
- 怎么使用Vrilog实现数字密码锁 (4篇回复)
- 请教vhdl中关于type的问题 (2篇回复)
- 这种情况能不能使用状态机？ (4篇回复)
- 求ModelSim 或 QuestaSim v6.3 的 keygen？ (4篇回复)
- 如何将PCIE真正用起来 (0篇回复)
- 74LS151系列的8选一选择器 (2篇回复)
- 一个关于小数分频器的问题 (1篇回复)
- 数码管动态扫描显示问题？ (1篇回复)
- 也问在verilog中表示一个小数 (1篇回复)
- 关于FSK解调中解调判决模块的VHDL (1篇回复)
- 提供边界扫描主控器硬件的verilog代码吗？ (1篇回复)
- 使用FPGA的可重构的计算机系统的数据和指令也都用二进制代码表示吗？ (1篇回复)
- 求助 谁有基于cpld分频器设计的 电路原理图 (1篇回复)
- 怎样设计用FPGA产生PWM波形 (1篇回复)
- 请教！不同的sdram的主要区别在哪里？如何配置？ (1篇回复)
- 有没有人用fpga实现语音特征提取的算法？ (1篇回复)
- 求助：自编的同步FIFO在仿真时出现的问题 (1篇回复)
- 分析一段VHDL程序 (1篇回复)
- 版本的问题？ (1篇回复)
- 关于epm7128sl-15 (1篇回复)
- 有关FPGA可重构计算机系统的问题 (1篇回复)
- 请问specify (in => out) = (600,600);有什么用？ (1篇回复)
- 独立式和矩阵式按键扫描频率范围各是多少？ (1篇回复)
- 如何将YUV422转换成444的格式 (1篇回复)
- 对于数据总线的监控可以用一个always完成两次吗？ (1篇回复)
- modelsm的 enable optimization 选项 (2篇回复)
- 关于abma中split transfer的理解正确吗？ (1篇回复)
- quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？ (1篇回复)
- quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？ (1篇回复)
- 新手跪求帮助，FPGA带FFT核的处理速度表现该在哪里查？，， (1篇回复)
