- 一个有趣的现象：聪明的综合工具 (1篇回复)
- FPGA VGA DVI 显示控制系统项目外包 (1篇回复)
- FPGA开发工具介绍 (2篇回复)
- FPGA设计流程 (2篇回复)
- ise中整段怎么屏蔽？？ (2篇回复)
- 使用SignalTap II逻辑分析仪调试FPGA (1篇回复)
- 高手看过来：简易鉴相器问题（附代码） (2篇回复)
- 可综合的上电赋初值verilog该怎么写啊 (1篇回复)
- 我不懂cpld 也不懂vhdl 做个数字式气温计 (21篇回复)
- verilog语法错误，请大侠指点 (15篇回复)
- CPLD真的可以用例化元件做时钟吗？ (28篇回复)
- cpld设计，现在外部时钟是24M，有个输出信号想要延时10ns后输出，请教怎样实现？ (15篇回复)
- 如何对单独的VHDL子模块文件编译仿真? (7篇回复)
- 74393M是什么器件？ (5篇回复)
- 状态机为什么要next_state这个东西? (8篇回复)
- 这个verilog程序不能综合成为状态机？ (7篇回复)
- 三段式状态机问题 (3篇回复)
- 状态机到底是什么东西吗？难道就仅仅是指触发器一类的器件吗？ (4篇回复)
- 用Q2编译EMP240出错 (3篇回复)
- 书写HDL代码的风格 (3篇回复)
- Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西? (4篇回复)
- 菜鸟求助 (3篇回复)
- 请教：在IDE中的奇怪错误 (3篇回复)
- 利用10M的时钟，设计一个周期为50微秒单周期的输出时钟，其中波峰为10微秒 (2篇回复)
- 双沿触发的VHDL实现 (1篇回复)
- 总线仿真的问题 (1篇回复)
- FPGA验证工程师到底要学什么？ (3篇回复)
- FPGA 设计的四种常用思想与技巧（二） (1篇回复)
- 怎样用FPGA实现PCI或网络通信啊？ (4篇回复)
- FPGA设计应注意的一些问题 (1篇回复)
- 用流水线技术提高同步电路的速度 (1篇回复)
- 设计技术问答：FPGA设计的安全性考量 (1篇回复)
- FPGA 设计的四种常用思想与技巧（三） (1篇回复)
- altera ddr的ip需要哪些输入时钟啊？ (1篇回复)
- PROTEL技术大全---初学者必看 (1篇回复)
- FPGA芯片和开发板的价格问题. (2篇回复)
- fpga fifo 和 pingpong 有什么不同？ (2篇回复)
- FPGA是什么？FPGA工作原理？FPGA的应用？ (7篇回复)
- 同步FIFO和异步FIFO各在什么情况下应用 (2篇回复)
- always @ (*)是什么意思？ (2篇回复)
