- 如何生成乱码的verilog文件 (4篇回复)
- verdi使用过吗？有verdi相关使用文档吗 (2篇回复)
- 有没有5元人民币每片的FPGA ？ (5篇回复)
- bsb中的频率如何设置 (3篇回复)
- 请教verilog 里面 bufif0 是什么原语？ (3篇回复)
- fpga论坛奉献逻辑电路设计经验 (3篇回复)
- 怎样用异步清零端的D触发器实现同步清零端的D触发器 (2篇回复)
- QII编辑界面不能支持中文注释吗？ 我的中文注释打不进去，只能是英文注释 (2篇回复)
- 异步复位recovery时序冲突 (1篇回复)
- 怎么用FPGA 实现HDB3编码 (4篇回复)
- 460ns vsync=1, expected=0modelsim仿真是出现了这个，谁知道应该怎么解决啊 (11篇回复)
- 请教，在时钟的上升沿，怎样判断一个脉冲的上升沿？？？ (2篇回复)
- Fatal: (vsim-3421) Value (2篇回复)
- 关于bdf文件生成的问题 (3篇回复)
- 把MAX232 信号接到PC机中 那个转接线 叫什么名字？ (4篇回复)
- 帮我看看这段程序啊 (5篇回复)
- 代码风格问题请教 (2篇回复)
- 看看这条语句 (4篇回复)
- 各位帅哥美女有分数分频器的程序吗？ (2篇回复)
- quartus配置ROM后，编写ROM控制驱动器，怎么把这个Verilog文件添加进去啊， (0篇回复)
- 累加器verilog语言编程问题 (0篇回复)
- EP1K10TC100-3 这个芯片设计开发板 找不到ASDO管脚 (2篇回复)
- 请问谁用过matlab 做过FPGA dsp吗 (2篇回复)
- 如何写双口RAM？ (3篇回复)
- 一段式的状态机的缺点 (2篇回复)
- VHDL 这是什么原因？ (3篇回复)
- verilog编码风格详细解析 (2篇回复)
- 如何处理RAM的输入输出与双向数据总路线的连接 (2篇回复)
- Xilinx DS 12.1 编译时出现问题 (2篇回复)
- 急！求解决此语句的含义！！！ (4篇回复)
- 关于verilog中延时的疑问？ (4篇回复)
- 请教NiosII中断问题 (3篇回复)
- 寄存器初始化问题 (5篇回复)
- 何谓“例化”？ (2篇回复)
- VHDL元件例化问题 (4篇回复)
- FPGA中如何加速流程 (6篇回复)
- vhdl modelsim 疑问 (2篇回复)
- 怎么用quartus看各个模块的原理图？ (2篇回复)
- ModelSim光标仿真时间 (2篇回复)
- 实现占空比为50％的3.5分频有什么好方法吗？ (2篇回复)
