- 请问怎样用verilog实现一个自动生成指定频率的模块啊? (3篇回复)
- 求高手帮我找下这个滤波器设计中的错误 有一处小错误 (2篇回复)
- 调查：用verilog or VHDL? (4篇回复)
- 要用VHDL写个向量乘法器，这个向量乘法器和平时说的向量乘法是一个意思吗？ (2篇回复)
- LVDS电缆设计问题 (3篇回复)
- usb 2.0 的时钟速率是多少 (2篇回复)
- PWM 调相 控制可控硅 (3篇回复)
- 0X2000000是不是每一位对应一个地址线？ (3篇回复)
- 请教Quartus中双向引脚问题 (3篇回复)
- 求助,fpga 层次化设计的方法有哪些啊..在线等 (2篇回复)
- synplify综合时遇到问题：在FPGA设计的过程中，不希望synplify综合时进行优化 (4篇回复)
- 求助！求高手用Verilog或者VHDL编写一个循环寄存器 (5篇回复)
- 用nios2的时候建立工程完 报错 (2篇回复)
- 初学QII，请教个问题，我把下面的测试程序设为顶层文件 (12篇回复)
- 碰到一个问题 (4篇回复)
- 小弟：ISE调用modelsim进行前仿真的遇到的麻烦 (2篇回复)
- 请问quartus ii9.0是否支持win7，我用同样的安装文件在xp下没有问题？ (3篇回复)
- 如何用用verilog编写一个芯片的驱动，能否给点思路呀 (2篇回复)
- VHDL或Verilog 语言设计程序时，对输入输出端口的处理 (3篇回复)
- 选择VHDL还是verilog HDL？ (4篇回复)
- verilog这个语句能执行吗？语法对吗 (3篇回复)
- verilog设计经验总结 (2篇回复)
- 求基于Verilog的sfk调制解调的资料 (0篇回复)
- quartusII如何给lvds线配置差分电阻？ (4篇回复)
- QuartusII9.1中是否有Modelsim Altera？ (4篇回复)
- 如何卸载ISE 12.1 (3篇回复)
- 求VHDL代码 (2篇回复)
- 分频的程序 (2篇回复)
- region onchip_ROM is full，Region needs to be 36224 bytes larger. (2篇回复)
- fpga键盘扫描后的多个键值怎样组合起来 (2篇回复)
- FPGA里_MSEL1，_MSEL0引脚是什么功能 (3篇回复)
- 我怎么通过两个按键，分别代表个位和十位，来改变分频系数 (2篇回复)
- 拿FPGA来说，其内部处理速度是100MHZ 那么他的IOE，也就是每个IO的频率？ (5篇回复)
- verilog中initial过程块是不能综合的,而在模块中用initial来初始化寄存器 (7篇回复)
- 一台PC上可以同时安装和运行ISE的几个不同版本吗？ (4篇回复)
- 关于VHDL中的时钟是不是可综合的问题 (3篇回复)
- fpga芯片资料 (12篇回复)
- 有VHDL编写的程序 如何做出软件仿真波形 (3篇回复)
- 在ISE中怎么样 进行时序分析 查看那条路径不满足时序 (2篇回复)
- kile中用bit,Nios II IDE中用bit定义单个位变量就不行 (3篇回复)
