- 自适应滤波的verilog程序 (2篇回复)
- buffer ram fifo三者之间有什么区别，他们有哪些优缺点，各适用什么样的场合？ (2篇回复)
- ISE怎么样优化才能减少Number of Slices的使用率 (2篇回复)
- 有人用过quartus中的simple dual port ram 的吗 (3篇回复)
- 有人使用过Cyclone III系列的芯片，在AP配置模式下工作么？ (2篇回复)
- 如果编译时出现如下的报警，应该如何解决呢？ (2篇回复)
- 老师 您好. 想请教DDS工程的问题 (2篇回复)
- fpga中锁相环 (3篇回复)
- 求大神帮忙看看这个错误怎么改 (0篇回复)
- 毕业设计，基于FPGA的。有问题啊 什么都不懂求助 (2篇回复)
- 语法问题，请解答！ (1篇回复)
- 求帮助，万分感谢 (1篇回复)
- JTAG无法找到 (2篇回复)
- FPGA中的lcell，wire等5中buffer之间有什么区别呀，那位高手解释一下 (2篇回复)
- vga彩条 横条 竖条 棋盘都是怎么实现的？？ (2篇回复)
- 我打算做一个用fpga实现的语音识别要用麦克风通过fpga进行语音输入该怎么实现啊？ (6篇回复)
- Verilog怎么实现Huffman编码？ (3篇回复)
- FPGA与DSP数据通信问题 (5篇回复)
- 请问用同一个时钟用pll分频，得到的时钟的上升沿是不是严格同步的 (2篇回复)
- 当用50M的晶振输入到FPGA得时候，该引脚是不是要设定为LVDS 啊 ？ (5篇回复)
- 求助：Modelsim仿真Megafunction (2篇回复)
- [求助] 这个错误怎么解决 (2篇回复)
- modelsim中Verilog和VHDL混合仿真和调用问题 (2篇回复)
- ise工程问题 (3篇回复)
- VHDL设计MOORE型有限状态机时速度问题 (2篇回复)
- 请问一下在QuartusII中怎样加中文注释 (5篇回复)
- 浅谈MAX+PLUSⅡ的设计技巧问题 (2篇回复)
- UART控制器的设计注意事项？ (7篇回复)
- 关于verilog语句中的延时 (3篇回复)
- 急问verilong的时序问题（附程序） (2篇回复)
- 基于FPGA的数字频率计的设计硬件设计部分的问题 (2篇回复)
- Xilinx 的XC2VP70要跑到160MHz容易实现吗? (2篇回复)
- 请问大家，总线与5v通信接口大家习惯怎么搞，芯片or电压钳位？ (2篇回复)
- 怎么在线看FPGA里面的一个变量的值？大家用什么方法？ (2篇回复)
- 使用xilinx FPGA芯片时，有没有遇到经过锁相环的时钟突然不工作的情况 (2篇回复)
- 请教VHDL语言做波形发生器中编译问题！！ (2篇回复)
- AD 采样值是 0---》 2^12 ， 可是，它就一定表示采集的电压值是 从0 开始的吗？ (3篇回复)
- 关于信号赋初值、及进程启动的问题！(VHDL) (2篇回复)
- 时钟奇数分频的用途 (4篇回复)
- 关于VHDL与verilogHDL的选择问题！！！ (2篇回复)
