- 帮忙看adc0832程序...警告是什么意思？延时正确吗？ (2篇回复)
- 关于SDI视频输出问题 (1篇回复)
- ModelSim 前仿真和后仿真的结果为什么不一样啊？ (2篇回复)
- 谁用过开源的CAN IP核 (1篇回复)
- 什么叫unexpected "SYSTEM_IDENTIFIER" (0篇回复)
- 急求verilog程序的uart异步收发器 谢谢 (2篇回复)
- 怎么样将 Quartus II 软件的报告窗拆分成两个？ (3篇回复)
- 请高手解答 芯片的选择 (0篇回复)
- 有人用nios 驱动液晶的没 驱动芯片是XPT2046（ads7843） (1篇回复)
- 【询问】niosii10.0支持那个现成的uclinux安装包吗？ (1篇回复)
- FIR滤波器怎么样并行处理 (2篇回复)
- FPGA的时钟输出引脚问 (1篇回复)
- 有人做过误码模块发生器的吗？如何将产生的符合某种概率的误码映射进FPGA (1篇回复)
- ADC和DDC的时钟可以不一样吗？ (1篇回复)
- 怎么解决Quartus II集成环境中不能输入中文的问题？ (0篇回复)
- 承接PCB外包绘制 (1篇回复)
- 基于stratixii器件下信号的单端转差分 (0篇回复)
- 求基于DSPBuilder的LMS自适应滤波器设计原理图 (2篇回复)
- 集成电路原型验证-Dini Group (1篇回复)
- ep1c6q240c6设计问题急寻帮助 (1篇回复)
- 求助：quartus 问题 (1篇回复)
- FPGA芯片选择求助 (1篇回复)
- ModelSim SE操作指南 (9篇回复)
- 嵌入式数据库Sqlite在嵌入式工控平板电脑中的使用 (0篇回复)
- 自己做的PLC高速脉冲驱动步进电机，正反转加减速功能，有图有真相 (0篇回复)
- sdk中有没有fwrite相关函数？ (1篇回复)
- 使用Spartan-3a ，M0悬空，M1和M2下拉，现在可以扫描到FPGA (1篇回复)
- ２５６阶FIR滤波器 (3篇回复)
- vhdl语法讨论！ (4篇回复)
- process clocking is too complex (2篇回复)
- 有没有不用DSP builder 做的FIR数字滤波器啊？？？ (1篇回复)
- DSP Builder是单独的一个软件还是包含在Quartusii中的？ (3篇回复)
- 求助dsp builder7.1安装问题！！！ (2篇回复)
- 求高手指教怎么安装使用dsp_builder (1篇回复)
- 纠结好久，求高手解答 (3篇回复)
- 在EDK中，我参考IP核自动生成UCF写时序约束，两个作用相同的时钟引脚 (2篇回复)
- Altera FPGA配置前的引脚设置问题 (3篇回复)
- 32位单精度浮点运算器....求帮忙 (0篇回复)
- 在Q II环境下出现了如下警告，请教解决办法 (6篇回复)
- 使用quartus IP核中的ALTFP_MULT时的资源占用 (1篇回复)
