- modelsim6.0的Source window的背景怎么改？ (0篇回复)
- modelsim6.0的source window的背景怎么改？ (0篇回复)
- 求助 8位乘法器，移位加法器实现.vhd (9篇回复)
- 求关于乘法器的vhdl设计设计范例 (17篇回复)
- 有人用过 Quartus II 的 Web Edition 吗 (1篇回复)
- 有没有fpga,vga显示(640*480)，和图像处理的资料呢? (1篇回复)
- 有人做FPGA实现图像编码吗？ (4篇回复)
- 求助！！！ (2篇回复)
- FPGA内建一SPI接口问题 (1篇回复)
- 有局部变量的模块的 测试块怎么写 (1篇回复)
- modelsim仿真altera的IP核，在modelsim里如何设置啊 (0篇回复)
- 基于ARM9开发的工业单板电脑 (0篇回复)
- 自己做的PLC高速脉冲驱动步进电机，正反转加减速功能，有图有真相 (0篇回复)
- 【求助】Verilog问题 (6篇回复)
- 求如何采用Matlab生成服从双高斯分布随机信号的波形数据文件 (13篇回复)
- quartus中设计时怎么调用芯片里面的PLL，乘法器，RAM等等啊？ (0篇回复)
- 各位大侠，请问怎样用FPGA处理CCD摄像仪的信号，二者达到匹配，进行预处理呀？ (0篇回复)
- 有谁知道对于fpga初学者 到底需要什么基础知识啊 (1篇回复)
- NIOS 环境建立遇到的问题 (1篇回复)
- ddr2用做视频数据缓存，与Sdram用作视频数据的缓存相比，不同点？（菜鸟求高手指点） (0篇回复)
- Robei 国产FPGA仿真软件 免费试用 (0篇回复)
- 那位有好使串口程序呀FPGA的 (0篇回复)
- 矩阵键盘+ 数码管 Verilog (4篇回复)
- 求synplify 的 linux版本 (1篇回复)
- 求一个给mifare1 m1 mifare 卡加密的软件或方法 (0篇回复)
- verilog实现fpga的加解密 (1篇回复)
- 求助LAB-wide clock 怎么理解？ (1篇回复)
- 求知TASK语句的问题 (1篇回复)
- quartus8.1里面logiclock谁用过？ (0篇回复)
- 哪位大侠有I2S的通信模块啊？ (1篇回复)
- 求助高手 (1篇回复)
- verilog 不标明数据是几进制的时候，默认是几进制呢 (1篇回复)
- 有谁知道用ise将数据传入sdram中吗？ (0篇回复)
- edk调用sram ip时的mch channels是什么 (0篇回复)
- 公交智能报站设计 (0篇回复)
- verilog8位乘法器的例子 (2篇回复)
- 承接FPGA项目 (0篇回复)
- module sort8z(o1,o2,o3,o4,o5,o6,o7,o8,i1,i2,i3,i4,i5,i6,i7,i8); (3篇回复)
- 请问怎么给sdram提供时钟信号呢？ (0篇回复)
- 要是用nios 就是把数据做成mif文件 同程序一起下载到epcs中？ (0篇回复)
