- 几个赋值语句之间的区别是什么啊 (3篇回复)
- 在跨时钟域的系统中 常见高速时钟域采样低速时钟域的数据 即高速采低速 (0篇回复)
- 我这个程序怎么占用逻辑单元3万多个，太多了！ (2篇回复)
- 为什么一来就叫我做一个B码解码。。。 (1篇回复)
- DVI解码后的数据怎么保持同步 (0篇回复)
- 请求各位达人帮忙。。。。万分感谢 (2篇回复)
- verilog hdl仿真不知道哪里出问题，求大侠帮助。 (1篇回复)
- 当你脑海里全是寄存器，与或非，0和1的时候，你就是fpga高手了 (2篇回复)
- fpga开发板，usb2.0 (9篇回复)
- ep3c120f780 PADS pcb封装谁有吗 (2篇回复)
- ft245的串口通信怎么做？ 谁可以指导一下 (2篇回复)
- MAX II 中可以构建FIFO吗? (5篇回复)
- parameter型 是属于 线网型（Net type)还是寄存器型(Register type) (1篇回复)
- FPGA Editor应用技巧 (6篇回复)
- 求助~关于DE2-70的中文硬件手册 (1篇回复)
- 这样的语句能综合和仿真出来吗 (3篇回复)
- 求FPGA入门 (1篇回复)
- 找人协助调试FPGA的PCIE x8接口 (0篇回复)
- FPGA型号下面那排字母代表什么意思 (2篇回复)
- 等式运算符请教 (1篇回复)
- 仿真无输出 到底程序哪有问题？？？？？求解答 (14篇回复)
- 请问为什么在两个.V文件中设计同一个模块？ (3篇回复)
- verilog门级电路、语言实现2bit乘法器 (4篇回复)
- 跪求8563T解决办法 (0篇回复)
- 请教CPLD双向引脚互连问题 (1篇回复)
- 25分频程序和modelsim仿真 (7篇回复)
- 用modelsim仿真ROM遇到的问题 (7篇回复)
- modelsim的ini文件 还是很重要？ (1篇回复)
- 初学modelsim (2篇回复)
- modelsim se 6.6b 有在WIN7 64位系统上安装过的吗？ (2篇回复)
- QPSK解调时载波怎么提取啊？ (1篇回复)
- 求助大家：基于FPGA 自己选择“毕业设计”题目 麻烦大家支招 时间紧急 (2篇回复)
- 求助：FPGA关于以太网口与PC的数据传输 (2篇回复)
- 用VHDL编一个cmi码解码的程序 (1篇回复)
- Altera特殊管脚的使用 (0篇回复)
- 寄存器寻址问题，各位进来看看 (3篇回复)
- 请问平方加和除法运算如何用verilog实现？ (5篇回复)
- 为什么分频后 进行反向处理 就能是3个分频时钟同相啊 (1篇回复)
- 高速流水线浮点加法器的FPGA实现 (2篇回复)
- 如何提高设计的工作频率？ (3篇回复)
