- 在testbench文件中可以写.v文件中一样的always @（）。。么？我想验证一个双口ram (3篇回复)
- veillog 仿真 延时与仿真精度 (2篇回复)
- EP3C16Q240C8开发板设计一个电子钟 (1篇回复)
- 请教综合后频率的问题 (0篇回复)
- 在acceldsp里面是不是不能用IP核？ (0篇回复)
- quartus中的present信号 (2篇回复)
- 关于用parameter来确定数据位宽的问题的 (2篇回复)
- 怎么产生时钟脉冲 (3篇回复)
- rom被忽略了。。求助啊。。。。 (1篇回复)
- lcmxo640c谁知道这个 (0篇回复)
- FPGA与元器件模型 (3篇回复)
- 夏宇闻老师的那本Verilog数字系统设计教程第二板块的内容好抽象，该怎么弄啊 (1篇回复)
- FPGA几年能算入门哦 (0篇回复)
- 关于FPGA设计的初步思想与方案 (1篇回复)
- 有没有关于ltc2624芯片vhdl编写的应用程序啊？ (0篇回复)
- 调用问题求解 (1篇回复)
- 请教一个 检测低电平的程序 (3篇回复)
- 仿真信号生成问题 (2篇回复)
- 按键消抖实验 (3篇回复)
- 基于fpga的cpu设计 (1篇回复)
- 求高手帮助 谢谢 (1篇回复)
- propecia online prescription Brimson (0篇回复)
- 在quartus中如何调用底层原理图文件 (0篇回复)
- fpga配置问题 (2篇回复)
- FPGA中什么时候要用到时钟 求解答 (1篇回复)
- 我想用FPGA设计实现编码解码的功能 不知道用什么型号~ (1篇回复)
- rom中hex文件用keil生成 (3篇回复)
- FPGA配置以及外部储存器大小分配 (0篇回复)
- 用VHDL写一个动态显示?想用四个LED动态显示我的数据输入是11位BCD码现在想显示 (17篇回复)
- 【求教】关于模块调用的问题 (3篇回复)
- 请教：verilog hdl实现串口通信 (2篇回复)
- 怎样产生单频脉冲 (1篇回复)
- 急急急!!!请问这个程序怎么该 (11篇回复)
- altpll延时不对，求解。 (0篇回复)
- buy cheap nolvadex online South Colton (0篇回复)
- 曼彻斯特编码 的 自同步 有所了解 是不是从 曼彻斯特编码 提取出原来的 时钟？ (3篇回复)
- 关于DE2_70_TV里面的SDRAM读写地址的问题—高手指导下啊 (1篇回复)
- 求教如何去除毛刺 (7篇回复)
- 上海PCB小批量焊接 (0篇回复)
- sale aciphex Saint Agatha (0篇回复)
