- 教你用单片机控制 LCD 液晶显示器 (0篇回复)
- 支持多种分辨率的嵌入式工控主板资料下载 (0篇回复)
- 郁闷 (5篇回复)
- 求指导 (0篇回复)
- 请问DCM怎么用啊 (0篇回复)
- Altera Cyclone III 的原理图和封装 谁有？？可以发我一份吗？ (0篇回复)
- 关于FPGA的延时处理 (6篇回复)
- xilinx的FPGA有标准串口的IP核吗 (2篇回复)
- 请教有关verilog编写的计时模块的问题。 (3篇回复)
- 代码不知道哪错了，好纠结 (3篇回复)
- 大家帮忙看看这个程序（VHDL） (4篇回复)
- 求助，请问哪位前辈能不能用FPGA软件实现CD4046的功能啊 (2篇回复)
- xilinx ise 10.1 无法产生测试基准波形文件 (0篇回复)
- 请教：关于多个敏感信号的问题--可能与异步有关 (2篇回复)
- wellbutrin generic Sabine Pass (0篇回复)
- verilog中的一个问题请指点，小弟新手 (5篇回复)
- 请教高手！！！ (10篇回复)
- FPGA I/O引脚分配 (0篇回复)
- 困扰小弟几天的一个问题，请老师们指点 (3篇回复)
- verilog hdl 错误 求帮助 (2篇回复)
- 请问下带DSP的FPGA和不带的有什么区别 (1篇回复)
- BGA封装 (3篇回复)
- ALTERA产品型号命名 (0篇回复)
- DE2_labs_verilog中的设计实例问题 (0篇回复)
- 关于Xilinx (0篇回复)
- 求助！！（VHDL） (7篇回复)
- 装了USBblaster的驱动 为什么quartus就是识别不到设备呢？ (5篇回复)
- internal error code 82 occurred (0篇回复)
- Spartan6的Block RAM制作FIFO时钟问题 (1篇回复)
- UCF约束问题 (1篇回复)
- 学习fpga遇到的瓶颈，希望夏老师给指导下 (0篇回复)
- 在testbench文件中可以写.v文件中一样的always @（）。。么？我想验证一个双口ram (3篇回复)
- veillog 仿真 延时与仿真精度 (2篇回复)
- EP3C16Q240C8开发板设计一个电子钟 (1篇回复)
- 请教综合后频率的问题 (0篇回复)
- 在acceldsp里面是不是不能用IP核？ (0篇回复)
- quartus中的present信号 (2篇回复)
- 关于用parameter来确定数据位宽的问题的 (2篇回复)
- 怎么产生时钟脉冲 (3篇回复)
- rom被忽略了。。求助啊。。。。 (1篇回复)
