- 求 ise 13.4的license (0篇回复)
- Multisim里怎么好些东西都没有呢 (0篇回复)
- modesim 连调的问题 (0篇回复)
- 有没有带代码大纲的fpga编辑工具 (0篇回复)
- 有没有人做过BPSK 调制解调的 (1篇回复)
- 求救，为什么我的DDR2写入和读出时BURST长度不一致 (0篇回复)
- win7 系统应该安装ISE和modelsim的哪个版本啊？？？？？？？？ (1篇回复)
- 帮几位同学做了几份fpga、matlab方面的毕业设计，效果很好，continue (0篇回复)
- fpga能直接乘以16吗 为什么我的一个程序乘以10有结果而乘以16就没有呢 (1篇回复)
- 怎么我运行nios程序时fpga芯片和电源芯片会发热呢 (1篇回复)
- 怎么我在nios里面用printf打印一句话都不行啊？ (0篇回复)
- 支持labview开发的一款嵌入式wince工业单板电脑 (0篇回复)
- 基于Cortex-A8处理器的嵌入式wince工控机 (0篇回复)
- 【从零开始FPGA】Quartus_II简明教程 (34篇回复)
- 为什么明明有有了激励测试文件 仿真的时候都还是高阻态？ (2篇回复)
- 【求助】 基于FPGA的DDS设计问题 (1篇回复)
- IP核 (1篇回复)
- 时钟信号经过锁相环后峰峰值变为2.5V左右正常？ (1篇回复)
- 好不容易装上ISEISE12.1，却遇到modelsim SE联仿时出现连接失败问题，不知咋回事 (7篇回复)
- 自己写的UART，跑50M的时钟，发现误码率很高，请问时钟给多少是合理的？ (0篇回复)
- 成功解决FPGA设计时序问题的三大要点 (5篇回复)
- FPGA DCT (0篇回复)
- FPGA 图像处理 (0篇回复)
- 寄存器类型的变量自加1 1是十六进制还是二进制还是十进制哦？请教下各位 (3篇回复)
- 请教个20MHZ到16.384MHZ变频最佳方案吗 (2篇回复)
- 求助：DE2和D5M 高手帮忙。感恩。 (1篇回复)
- quartus 加密verilog 的技术，， (0篇回复)
- 请问函数信号发生器输入的正弦信号是有符号的还是无符号的？ (0篇回复)
- 请教问题 (1篇回复)
- 出现错误The logic for <> does not match a known FF or Latch template (0篇回复)
- Error: Current module quartus_sim ended unexpectedly错误 (0篇回复)
- 编译出现Missing drive strength and slew rate怎么解决 (0篇回复)
- Quatues II如何将.bdf文件转换成.v文件？ (1篇回复)
- 我是新手，不知道高斯滤波怎么实现 (2篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 哪位高手有spartan-6的板卡的电路连接和引脚说明啊 (0篇回复)
- 有没有谁会设计高斯滤波的？ (3篇回复)
- verilog编程的一点总结，希望对初学者有用！ (0篇回复)
- 关于rom的问题 (1篇回复)
