- 请问modelsim SE6.5打开为什么这么慢 (1篇回复)
- 有用lattice fpga的板子的吗 (2篇回复)
- 谁知道ISE12.3的license在开发套件的哪个目录下 (4篇回复)
- xilinx IDE 12.4 里面怎么找不到accelDSP了，谁知道的吗？ (0篇回复)
- 有人用过xilinx XPE这个功能吗？ (0篇回复)
- FPGA实现生成误码附加到数据里再发出去，用DSP和FPGA实现，两个各自分工吗？ (0篇回复)
- 有没有读写I2C ROM的VHDL例子? (5篇回复)
- 有没有cy7c68013A方案做usb blaster的？ (0篇回复)
- 假如A是寄存器while（A&0x01）是死循环吗 (0篇回复)
- 谁有quartersII 10 64位破解器 (2篇回复)
- 请教高手一个关于modelsim的问题，谢谢！ (0篇回复)
- 是用quartus仿真的问题 (2篇回复)
- 各位都用什么开发板? (1篇回复)
- ip核 (0篇回复)
- 跪求基于FPGA的函数信号发生器程序 (0篇回复)
- CPLD开发板和FPGA开发板的区别 (4篇回复)
- 双niosII核的程序下载到cfi flash 中出错，有解决方法吗 (0篇回复)
- xilinx ML505板子，用ISE10.0.3的EDK编译程序，串口没有打印信息。用ISE12.0编译就有 (1篇回复)
- FPGA怎么输入数字信号 (2篇回复)
- 怎么用FPGA控制DAC芯片产生三角波，正弦波和方波， (0篇回复)
- 高手进，关于FPGA和AD的 (7篇回复)
- 怎么编写FPGA控制计数器8254的时序啊 (0篇回复)
- fpga实验 求助 (0篇回复)
- 顶层模块调用底层模块的端口信号，仿真时出错~~~ (0篇回复)
- lortab withdrawal symptom (0篇回复)
- verilog中怎样直接引用dff (2篇回复)
- 有谁知道VHDL中乘号在哪个库里面？ (1篇回复)
- 关于verilog中任务的使用问题 (2篇回复)
- 请问能处理50MHZ以上的DA常用芯片，有哪些？ (0篇回复)
- sparta3 的 io电平标准 是 3.3v ttl 吗？ (0篇回复)
- MODELSIM 中仿真QUARTUS II 的IP 库添加问题 (1篇回复)
- 急需各位高手指点迷津 (5篇回复)
- 用基16的混合基算法实现的256点FFT比radix_4多耗了一倍的硬件资源，这是怎么回事呢 (1篇回复)
- 有木有人用过旋转编码器？ (1篇回复)
- 请教SATA与FPGA连接需要控制芯片吗？ (0篇回复)
- 求教verilog中begin end快中的非阻塞赋值与fork join 中的非阻塞复制的区别？？？ (2篇回复)
- verilog怎么添加中文注释 (3篇回复)
- ddr sdram 的vref 精度要求多少？ (2篇回复)
- fpga 是不是 有可能会取代 arm (1篇回复)
- modelsim能不能进行数据格式的转换？ (1篇回复)
