- NIOS里那个PLL和复位脉冲拓宽电路是必须加的吗？ (2篇回复)
- ISE中，例化IP核时，老是提示警告 (2篇回复)
- 有没有做示波器、眼图仪的，进来讨论一下 (0篇回复)
- VHDL编程设计技巧 (0篇回复)
- 请问谁看过DE2_70_TV这个例子吗？ (0篇回复)
- FPGA 信号采集 (6篇回复)
- 一种快速中值滤波的FPGA实现 (10篇回复)
- 哪位朋友接触过OPENOCD (0篇回复)
- 请教NIOSII中怎么将一个外设挂接在avalon总线上 (0篇回复)
- 基于赛灵思Spartan-3 FPGA的面阵CCD驱动电路设计 (0篇回复)
- 超级好教材--赛灵思ISE13.1设计流程详解 part2 (0篇回复)
- 有没有什么高速数模转换芯片推荐一下啊，最好是并行的，电压输出型的，谢谢。 (1篇回复)
- 如何在quartus里查看设计的电路一共使用了多少门电路或宏单元？ (2篇回复)
- 我装system generator时，提示没有相应的matlab版本 (1篇回复)
- xilinx中的DLL怎么用啊？是不是跟quartus中一样在IP中生成啊 (1篇回复)
- 哪位对altera的sopc熟悉，想搭建个系统 (0篇回复)
- 有人会cadence15.5的原理图仿真吗？ (0篇回复)
- 求奉献 (1篇回复)
- 谁做过FPGA的数字滤波器设计啊 (2篇回复)
- ALTERA-EPM3064A的问题 (0篇回复)
- ALTERA-EPM3064A的问题 (0篇回复)
- 波形信号值怎么设计？我是新手 (2篇回复)
- 深圳培训 (6篇回复)
- jpeg解码的idct数据 (0篇回复)
- 用了内部时钟下载程序单片机还接着外部晶振对单片机有影响吗？ (0篇回复)
- 有谁有synopsys的VCS软件 (0篇回复)
- 新手问题 (2篇回复)
- 纠结……求解 (5篇回复)
- fpga新人求计数器的Verilog程序 (16篇回复)
- 关于always语句 (10篇回复)
- 请教一个乘法运算的问题（verilog） (2篇回复)
- 跳频中调制后的信号怎么不周期？ (0篇回复)
- 急求：数字系统VHDL设计（江国强） 课后习题答案 (0篇回复)
- 求助关于VGA彩条控制课程设计 (5篇回复)
- xilinx综合 (0篇回复)
- ram核 (1篇回复)
- 怎样设置 xilinx下载线的下载速度，如从6M设置成3M (0篇回复)
- 请问谁做过cyclone3 altremote_update??? (0篇回复)
- xilinx烧写程序时出现： 怎么解决啊？？？ (0篇回复)
- FPGA烧写不成功，请各位fpga大侠指点 (1篇回复)
