- 把.SOF文件和.elf文件下载到板子 (2篇回复)
- ISE中的VHDl怎么转化成原理图呢？ (2篇回复)
- 【从零开始FPGA】microblaze (7篇回复)
- 请问用synplify 9.6.2怎么使用virtex6芯片,这里面只有virtex5 (1篇回复)
- 16位的处理器核最好能带JTAG模块 (0篇回复)
- 有谁做过niosII中LCD的IP啊 (0篇回复)
- Protel99的原理图库在Altium designer中能用么 (0篇回复)
- 如何在ISE 中看到PAD TO PAD 的布线情况？ (2篇回复)
- eda好不好 (1篇回复)
- 请问Xilinx哪个系列的FPGA 每个CLB有2个Slice,每个Slice有2个LUT，2个触发器？ (2篇回复)
- altera fpga/cpld 命名问题 (2篇回复)
- 如何在设计前期分析芯片的功耗？ (1篇回复)
- Xilinx公司的芯片在热设计方面可以提供哪些工具和资料？ (1篇回复)
- 双口ＲＡＭ防止共享冲突的方式 (1篇回复)
- 双口RAM在FPGA访问时，需要注意的问题 (1篇回复)
- FPGA的管脚绑定 (2篇回复)
- FPGA端口约束问题 (2篇回复)
- FPAG控制rf4432 (4篇回复)
- Quartusii中出错"can't resolve multiple (2篇回复)
- FPGA和ASIC的概念，他们的区别 (1篇回复)
- Xilinx System Generator和MATLAB的simulink做FPGA开发 (3篇回复)
- quartus ii 里面如何加testbetch？ (2篇回复)
- 谁有microblaze的交叉编译工具 阿？ (1篇回复)
- Tcl编程简介 (2篇回复)
- 选择VHDL还是verilog HDL (2篇回复)
- 用verilog语言和vera语言组成的testbench谁会做? (1篇回复)
- 关于硬件描述语言HDL的现状与未来发展 (1篇回复)
- 关于$fopen的语法问题 (2篇回复)
- verilog程序 (5篇回复)
- Altera的IP怎么卖的啊 (1篇回复)
- 何实现两块FPGA板之间的通信 (1篇回复)
- SignalTap检测出错 (6篇回复)
- 救 (2篇回复)
- VHDL新手求助！！！！！！！！！！！！！！！ (14篇回复)
- 请问一下，在用NOIS下DSRAM时EPCS是必须的吗？ (1篇回复)
- EP2C8Q208I和EP2C8Q208C的正常温度工作范围是多少? (0篇回复)
- Freescale的防盗版能力怎么样？ (1篇回复)
- 谁有RAM 44B0的资料啊 (0篇回复)
- FPGA中的stp文件 (1篇回复)
- CPLD 电机控制 项目外包 (0篇回复)
