- 有没有人用Verilog写过cpu里面的debug模块啊? (0篇回复)
- 谁做过用Verilog HDL实现YUV格式转换BT.656格式接口输出的程序啊，有的发来， (0篇回复)
- 菜鸟一个问个内嵌DSP核的问题 (0篇回复)
- 急向各位大神求助:要写一个简单的计算器verilog代码 (0篇回复)
- 弱弱的问一下，ｍａｔｌａｂ里边的ｆｄａ工具，在哪里打开ＣＩＣ滤波器设计的。 (0篇回复)
- 自顶向下的设计过程是什么样的一种过程？ (2篇回复)
- dds的输出是串行的还是并行的啊 ？ (2篇回复)
- 求助：用于视频图像处理方面，选用哪款FPGA较合适 (6篇回复)
- 请问大家在工作中都用什么型号的FPGA芯片呢？ (3篇回复)
- 怎样将一个40位二进制数分离成五个八位二进制数呀 (1篇回复)
- XILINX ISE 10.1 出现致命错误（FATAL-ERROR）!希望哪位高手给解决下。。。 (0篇回复)
- 请问一下这按键是怎么消抖的呀？ (1篇回复)
- 谁用过quartus9.1 +nios9.1 (0篇回复)
- 有人用过ncverilog吗？ (0篇回复)
- 求教 基于FPGA 的ARINC 429 通讯协议 (0篇回复)
- 数组乘法 (0篇回复)
- 在FPGA编程中，clk'event and clk='1',其中CLK能不能为正弦波？ (4篇回复)
- 急求大师帮帮小弟研究下附件里图中的几个模块 摆脱了 (0篇回复)
- FPGA芯片模拟电压输出? (0篇回复)
- 各位大侠帮忙分析下这个流水灯程序！！！！！谢谢！！ (4篇回复)
- 跪求各位大神有关用NIOS2读双口RAM数据！急~~ (0篇回复)
- 请问大家有做过用FPGA来连接光模块与CPU之间的通信的吗？ (1篇回复)
- 求大神qq~~~~~新手上路~~~哎 (4篇回复)
- 初学者请教高手帮我看下程序 (3篇回复)
- 求OFDM限幅法的verilog代码 (1篇回复)
- verilog语言中，一个模块对另一个模块的例化，最多可以嵌套几层？ (2篇回复)
- 在Quartus 中编译时出现问题，求高手指点！！ (6篇回复)
- 求助！！！！ (0篇回复)
- 求对CLK的5/3分频的小数分频模块 (3篇回复)
- 问一下这个是什么警告啊？ (2篇回复)
- 请教，我要在FPGA使用差分信号，在NIOS2里面应该怎么构造？？ (1篇回复)
- 求教：system generator for DSP进行的运算是不是全部都是定点的？ (3篇回复)
- 请教高手，在ISE里面如何让一个process只执行一次呢 (0篇回复)
- 广泛应用的yd连接器 (0篇回复)
- VHDL实现FFT变换，求救！！！！！！！！！！！！！！！！！！ (0篇回复)
- VHDL实现FFT变换，求救！！！！！！！！！！！！！！！！！！ (0篇回复)
- 兄弟们，我用quartus编译 只生产SOF文件，没有POF文件 (2篇回复)
- 谁有免费用数据库的帮我找几篇FPGA信号发生器的外文把 (1篇回复)
- 书上的例子运行有误，请各位指教 (3篇回复)
- 求‘基于FPGA的FIR数字滤波器设计’的VHDL语言的代码 (0篇回复)
