- 有人用过ncverilog吗？ (0篇回复)
- 求教 基于FPGA 的ARINC 429 通讯协议 (0篇回复)
- 数组乘法 (0篇回复)
- 在FPGA编程中，clk'event and clk='1',其中CLK能不能为正弦波？ (4篇回复)
- 急求大师帮帮小弟研究下附件里图中的几个模块 摆脱了 (0篇回复)
- FPGA芯片模拟电压输出? (0篇回复)
- 各位大侠帮忙分析下这个流水灯程序！！！！！谢谢！！ (4篇回复)
- 跪求各位大神有关用NIOS2读双口RAM数据！急~~ (0篇回复)
- 请问大家有做过用FPGA来连接光模块与CPU之间的通信的吗？ (1篇回复)
- 求大神qq~~~~~新手上路~~~哎 (4篇回复)
- 初学者请教高手帮我看下程序 (3篇回复)
- 求OFDM限幅法的verilog代码 (1篇回复)
- verilog语言中，一个模块对另一个模块的例化，最多可以嵌套几层？ (2篇回复)
- 在Quartus 中编译时出现问题，求高手指点！！ (6篇回复)
- 求助！！！！ (0篇回复)
- 求对CLK的5/3分频的小数分频模块 (3篇回复)
- 问一下这个是什么警告啊？ (2篇回复)
- 请教，我要在FPGA使用差分信号，在NIOS2里面应该怎么构造？？ (1篇回复)
- 求教：system generator for DSP进行的运算是不是全部都是定点的？ (3篇回复)
- 请教高手，在ISE里面如何让一个process只执行一次呢 (0篇回复)
- 广泛应用的yd连接器 (0篇回复)
- VHDL实现FFT变换，求救！！！！！！！！！！！！！！！！！！ (0篇回复)
- VHDL实现FFT变换，求救！！！！！！！！！！！！！！！！！！ (0篇回复)
- 兄弟们，我用quartus编译 只生产SOF文件，没有POF文件 (2篇回复)
- 谁有免费用数据库的帮我找几篇FPGA信号发生器的外文把 (1篇回复)
- 书上的例子运行有误，请各位指教 (3篇回复)
- 求‘基于FPGA的FIR数字滤波器设计’的VHDL语言的代码 (0篇回复)
- 这是一个消抖模块~里面dff有两个输出~这该怎么改？求助 (0篇回复)
- D触发器的问题 我用VHDL编写的维阻DFF (8篇回复)
- 请教高手ise里面INFO:Xst:2679是什么错误 (2篇回复)
- 想问下各位，有没有人遇到时序仿真把寄存器变量给综合没了的情况？ (0篇回复)
- 求解答~大伙过来瞧瞧 吧~ (2篇回复)
- 这个for..loop 语句只每个时钟只移动一步吗？求助！ (0篇回复)
- 这个for..loop 语句只每次只移动一步吗？求助！ (0篇回复)
- 新手请教：不会安装开发板 (1篇回复)
- 关于ISE波形仿真 (1篇回复)
- 在QUARTUS 2软件进行功能仿真的时候，怎样设置才可以将内部信号波形也显示出来啊 (0篇回复)
- 求大师帮忙看下附件里的图，求各个模块的代码或底层图 (0篇回复)
- 跪求一个脉冲删除电路的代码 (0篇回复)
- 数字式正余弦函数产生器的实现方法 (4篇回复)
