- 新手求助：微型功率高频脉冲源的VHDL语言编写 (0篇回复)
- 关于FPGA开发板 (1篇回复)
- simulink HDL coder有人用过吗 (1篇回复)
- verilog程序出错 求大神们指导啊 (5篇回复)
- 求通用调制信号发生器FPGA接口程序设计 (2篇回复)
- 整流器中的新成员锗整流器 (0篇回复)
- 关于MD5算法的VHDL实现 (0篇回复)
- 有没有人 做基于FPGA测量电机转速的 课题 ？ (0篇回复)
- 基于Verilog HDL的信号发生器的建模与设计 (2篇回复)
- 今天买了个2000元的LED灯紫色光，三个脚，我只接了二个 (2篇回复)
- 在接收上位机的数据后显示在数码管上，可不可以让它发送八祯数据过后显示 (0篇回复)
- 请问有没有谁用过altera公司的Stratix III系列FPGA？ (0篇回复)
- 8*8点阵依次显示字符A、B、C、D（用VHDL） (0篇回复)
- 如何在quartusII中配置modelsim从而可以自动调用modelsim进行仿真？ (4篇回复)
- modelsim时序仿真问题 (1篇回复)
- 菜鸟求教~各位帮忙指点一下~ (1篇回复)
- 请教sdram控制程序中某段代码！不胜感激！！ (1篇回复)
- 求VHDL程序 (0篇回复)
- 求程序 (0篇回复)
- ISE生成FFT 的IP CORE 使用问题求助！有么有那位高手使用过ISE自带的FFT IP CORE (1篇回复)
- 我做后仿真时，出现如下错误：# Error: Error loading design (1篇回复)
- verilog语言中，一个模块对另一个模块的例化，最多可以嵌套几层？ (0篇回复)
- 有那位兄弟姐妹做过DPCM编码不 (0篇回复)
- quartus里面的，top层下面有很多文件，为何软件显示是安装字母先后顺序出现啊， (0篇回复)
- 多uart核的中断问题 (0篇回复)
- FPGA硬件电路的调试 (6篇回复)
- VHDL里面的port是不是可以声明为任何类型 (2篇回复)
- 菜鸟求教 (0篇回复)
- ISE约束文件编辑 (0篇回复)
- 关于状态机 (2篇回复)
- 【询问】niosii10.0支持那个现成的uclinux安装包吗？ (0篇回复)
- CPLD中哪个引脚可以被用来当作时钟输入端呀？MAX II 系列的 (0篇回复)
- quartus分模块设计的时候，我写小模块时，实体名跟工程名不一样所以不能通过。 (0篇回复)
- 如何在有谐波的情况下 准确求出正弦波的周期？ (3篇回复)
- xilinx芯片上的速度级具体指的是什么速度 -1 -2 -3有什么区别 (3篇回复)
- PLL的问题 (0篇回复)
- PLL不工作 该怎么调 (11篇回复)
- 请问原理图输入如何仿真 (1篇回复)
- 实数问题求解 (0篇回复)
- 如何利用cyclone实现A/D采样控制状态机？ (0篇回复)
