- 有源晶振的电压是不是单独的？不跟芯片的电源一起用？ (1篇回复)
- FT2232求教 (1篇回复)
- ISE+synplify流程中约束问题 (0篇回复)
- 雷达通信方面的EDA设计意见 (4篇回复)
- 请教各位大侠：quartus2里面的时序约束有谁做过没？ (2篇回复)
- 好像现在出去只懂FPGA不怎么混得好，还得兼顾其他的知识 (4篇回复)
- 急！各位大侠帮帮忙 FPGA系统开发中的展开技术及其应用研究 (0篇回复)
- FPGA如何实现按键消抖 (8篇回复)
- 请教个问题FPGA芯片上电如何检测芯片识别 (1篇回复)
- 这里有人设计过抽取滤波器的么 (2篇回复)
- 我现在要通过主机给FPGA发一帧数据，通过以太网接口到phy芯片然后再到FPGA芯片 (3篇回复)
- FPGA中的晶振有什么作用？ (2篇回复)
- 有人做过基于FPGA的16位CPU吗？ (1篇回复)
- 请问大家有没有基于FPGA的超声波测距的资料 我在准备一个课题 谢谢 (1篇回复)
- 现在都还在用FPGA实现GigE的相机？ (9篇回复)
- 请问FPGA至芯和未名芯锐哪个培训班更好些? (2篇回复)
- 有讲收发器和传输协议的吗？ (1篇回复)
- 我想问下群里 有谁设计过DDR2控制器？ (2篇回复)
- 有用FPGA实现RPR的么？ (3篇回复)
- 什么叫 fly-by？ 什么叫STUB？ (1篇回复)
- 求一个关于 FPGA的电子导航的 课题指导 (0篇回复)
- 在用ADS调试带ARM的芯片时，JTAG点下halt它的指针会回跳4（PC-4），这是什么原因呢？ (4篇回复)
- Altera的TimeQuest的input delay的min值和max值 (2篇回复)
- 如何检测方波信号周期 (6篇回复)
- 乐曲硬件演奏电路 (3篇回复)
- verilog这个语句能执行吗？语法对吗 (4篇回复)
- 写一个先进先出的储存器 128*8位的，怎么控制那个地址啊， (6篇回复)
- verilog hdl 入门大概要几个月 (17篇回复)
- 求助一个Verilog编程问题，请大家帮忙一下，急用，拜托了 (6篇回复)
- 请问我想每来个时钟add加11 (6篇回复)
- 大神们，请问谁用过ALTERA的DE2-70板子 (0篇回复)
- 关于CASE语句并行性的理解 (6篇回复)
- vhdl 2进制转换成10进制 (3篇回复)
- 大伙有没有关于CPLD的实验范例 (3篇回复)
- 求助帮助verilog HDL转换成VHDL 急！！！课程设计··· (1篇回复)
- VHDL中如何将两个模块中的inout互联 (2篇回复)
- 求救，这么简单的东西居然也编译不多去 (4篇回复)
- 请教高手 ---系统级设计要考虑什么？ (1篇回复)
- 求助：FPGA和AD0809连接问题 (2篇回复)
- 怎样在同一周期内修改方波的占空比 (7篇回复)
