- 关于CASE语句并行性的理解 (6篇回复)
- vhdl 2进制转换成10进制 (3篇回复)
- 大伙有没有关于CPLD的实验范例 (3篇回复)
- 求助帮助verilog HDL转换成VHDL 急！！！课程设计··· (1篇回复)
- VHDL中如何将两个模块中的inout互联 (2篇回复)
- 求救，这么简单的东西居然也编译不多去 (4篇回复)
- 请教高手 ---系统级设计要考虑什么？ (1篇回复)
- 求助：FPGA和AD0809连接问题 (2篇回复)
- 怎样在同一周期内修改方波的占空比 (7篇回复)
- 非常有用的FPGA资料（二） (2篇回复)
- FPGA中怎样实现10倍频 (3篇回复)
- 有没比较好的FPGA教材书用于自己学习FPGA (1篇回复)
- 为什么我新买的开发板 上电后有股糊味呢 可是还好用 这正常么 (2篇回复)
- 大家能回答下如果一个程序在一种fpga芯片上能实现，在另一种芯片上也能实现吗？ (2篇回复)
- 硬件电路设计 (0篇回复)
- 谁有脉动门阵列的verilog程序啊 (2篇回复)
- 求救啦，verilog时钟 (5篇回复)
- 有人了解crc32吗 (2篇回复)
- 有人帮做一下本科课程的VHDL设计期末作业么？ (3篇回复)
- 这样的代码格式正确吗？在ISE12.3里的GLBL.V里有这样的语句 (1篇回复)
- Formality形式验证问题 (0篇回复)
- 按书本打了个测试程序，编译时提示： (1篇回复)
- 学FPGA的学日语有好处吗？有前途不？ (0篇回复)
- 谁有Virtex-II Pro开发板USB驱动啊 (0篇回复)
- 请问，FPGA给PC机发送的数据怎么都是乱码呀？ (0篇回复)
- 基于FPGA的具有数字显示的水温测控系统 (1篇回复)
- 大家有没有人用FPGA做过语音方面的东西 (2篇回复)
- 谁知道Verilog里time的用法呢？ (1篇回复)
- 对于利用冲激响应不变法设计IIR数字滤波器 (0篇回复)
- 请大家给推荐一款FPGA开发板！ (2篇回复)
- 【求助】SOPC\DSP Builder\VHDL 的异同 (0篇回复)
- 我想问下fpga是基于查找表结构，究竟是什么结构？ (2篇回复)
- 急毕业设计 FPGA控制液晶屏字幕显示 (1篇回复)
- 关于视频采集的,高人帮帮忙! (2篇回复)
- 为啥用quartus通过编译和综合的到了maxplus 今天用quartus被鸟屎说从网上抄袭 (4篇回复)
- 有朋友用QUARTUS 9.0的没呀?~ (3篇回复)
- 弱弱的问下 (2篇回复)
- xilinx ip核仿真 (1篇回复)
- FPGA技术交流群500人 175370031 (3篇回复)
- 请问怎么用分频计数 延时计数 0.5 S 啊~ 要求误差尽可能的小 (0篇回复)
