- 求助…… (0篇回复)
- 谁做过SDRAM控制器 (1篇回复)
- 有人用过DS1307吗？ (3篇回复)
- 网卡工作在ISO中的第几层？ (1篇回复)
- 请问大家，FPGA与串口通信时时隙是什么意思？ (0篇回复)
- 我做串口通信的仿真，时钟50M，仿真跟死机样 (0篇回复)
- 跪求帮助：关于VDHL的一段代码 (1篇回复)
- 请问大家ISE 10.1怎么破解啊 (1篇回复)
- FPGA地址设计 (0篇回复)
- 有没哪位高人能告诉我FPGA内的硬核怎么使用？？ (0篇回复)
- 怎么将FPGA的程序放入FLAsH中通过单片机PS进行配置?谢谢 (0篇回复)
- 谁有力特的USB串口驱动? (0篇回复)
- EP3C25E144C8得多少钱现在 (0篇回复)
- 在原理图设计时，XC3S400只有部分引脚，没有电源引脚，怎样处理？！ (2篇回复)
- sdram 有人玩过吗 (2篇回复)
- 什么是LE? (2篇回复)
- 求教Verilog语言的数字钟原程序。 (0篇回复)
- 7'b0什么意思 (9篇回复)
- 要用一个无线通信模块来同时传输视频、数据和指令，如何确认要多大的带宽？ (1篇回复)
- 问大家一个问题，FPGA里面的8个CLK什么意思 (1篇回复)
- 有人用过ddr2的核吗 (1篇回复)
- 有没有人可以帮忙解释一下呢？ (1篇回复)
- 乐曲硬件演奏电路 (0篇回复)
- vhdl中定义数组 是 type a is array（0 to 9）of std_logic；吗？ (4篇回复)
- 会VHDL，不会verilog。TLC2543的verilog程序，哪位能帮我改写为vhdl程序？ (0篇回复)
- if (clk1'event and clk1 = '1') then (4篇回复)
- 请高手帮忙遍个程序 (4篇回复)
- 草鸟问FPGA能输出模拟信号吗 (1篇回复)
- 霍尔测速 (3篇回复)
- 给大家介绍几个练手的设计活－17000元征LOGO (0篇回复)
- Altera的时序约束问题 (2篇回复)
- 关于Nios II IDE的问题 (0篇回复)
- FPGAS芯片上的SD卡接口 (0篇回复)
- altera的一般配置芯片 (0篇回复)
- stratix iv 中收发器的IPCORE仿真问题 (1篇回复)
- Modelsim仿真的时候vsim命令时，在脚本窗口里面不显示loading的过程 (3篇回复)
- 如何实现通过PC将程序写入EEPROM (0篇回复)
- 请教一下，SOPC可以添加多个CAN控制器模块吗？ (0篇回复)
- 我的fpga硬件之路 (8篇回复)
- 求相位差测量模块设计 (1篇回复)
