- verilog里左右移位自动补1的符号？ (2篇回复)
- pcie (1篇回复)
- 为了节约FPGA管脚，准备将SRAM和FLASH的总线进行复用，不知可以否？ (0篇回复)
- Actel如何差分时钟输入 (0篇回复)
- FPGA上电烧写bit文件之前，IO是不是都应该是高阻？ (1篇回复)
- 基于FPGA的乐器数字接口音乐FM合成器 (0篇回复)
- 基于FPGA的多种形式分频的设计与实现 (0篇回复)
- 基于CPLD的USB下载电缆设计 (0篇回复)
- 初学者求教 (5篇回复)
- 什么让一个计数器在使能时把前次数据清零同时又从零开始计数啊 (1篇回复)
- 怎样统计一个标准逻辑位矢量中1的个数呢？ (1篇回复)
- 请问为什么变量的值可以传递给信号，而信号的值不能传递给变量 (2篇回复)
- 求高手帮忙解决ISE中用synplify综合问题 (0篇回复)
- 请问 ISE中的布局布线能用synplify实现么？ (0篇回复)
- 急急急！！！请教synplify和ISE结合使用的问题 (1篇回复)
- [PCB打样]嘉立创专业电路板打样---大幅度降价 : 双面50元/款起 三天发货 (0篇回复)
- 急求 MAX+Plus 2软件 写论文用 (3篇回复)
- ise 10.1和 modelsim se6.0?如何关联两个软件呢 (2篇回复)
- 哪位大哥能给小弟传个好用的maxplus2，不胜感激。 (2篇回复)
- 物价已经超英敢美很明显 (0篇回复)
- 清华标志性建筑百年清华学堂起火 基本被毁(组图) (0篇回复)
- 跪求牛人指点 (1篇回复)
- 米勒型有限状态机实现的串行口发送源程序 (2篇回复)
- 基于FPGA平均值原理相位差计的设计 (0篇回复)
- 基于FPGA的音频编解码芯片接口设计 (0篇回复)
- 一种基于CPLD的单片机与PCI接口设计解决方案 (0篇回复)
- 采用FPGA实现100G光传送网 (0篇回复)
- 基于FPGA的作战系统时统设计 (0篇回复)
- Maxplus_ii下载 (2篇回复)
- 电迁移导致的塑封IC失效 (0篇回复)
- 高手，一个quartusii的使用问题？ (3篇回复)
- 对高速电路设计的几点考虑 (0篇回复)
- 有关差分信号的问题 (1篇回复)
- 哪位高手看得懂这段CRC编码？是不是一个除法器的实现？ (19篇回复)
- 基于可编程逻辑器件的实时视频处理研究 (0篇回复)
- DSP与CPLD的输电线路局部气象监测装置设计 (0篇回复)
- 那位知道 命令行激活 isim gui的命令？ (0篇回复)
- 哪位用过ISE的ROM？ (0篇回复)
- 电动 / 混合电动汽车电池管理系统的可靠性 (0篇回复)
- EDK中嵌入基于UART的串口ip核 (1篇回复)
