- modelsim仿真需要关联什么吗？ (1篇回复)
- 如何用verilog状态机编串口收发程序 (4篇回复)
- 紧急求助 (3篇回复)
- 仿真寄存器IP核还需要实例化寄存器吗 (0篇回复)
- verilog语言，if语句中如何既保存原来的值又不生成锁存器？ (2篇回复)
- 这样简单的东西也编译不过，真想去死了算了！！！ (10篇回复)
- 我的ARM 和J-LINK连接不上，大家谁遇到过这样的问题？给点建议？ (0篇回复)
- 用vcs怎么混合编译systemverilog，vhdl和c (0篇回复)
- 怎样把quartus ii编译通过的工程放在ModelSim里面做仿真？ (8篇回复)
- xlinx芯片的命名规律是什么？比如XC5VLX110T (0篇回复)
- 有用过CMX639的吗？电路图能否分享我一份，谢谢 (0篇回复)
- cb555定时器 定时时间是任意的吗 (0篇回复)
- 关于XLINX公司的软件EDK,ISE,SDK (0篇回复)
- 关于DCM (5篇回复)
- EAB是什么？ (3篇回复)
- 请教Verilog的问题 (2篇回复)
- CPLD的串口收发程序没？ (0篇回复)
- QuartusII仿真警告信息原因解析 (1篇回复)
- 如果opt1<opt2,怎么给借位标记C赋值？ (2篇回复)
- 我的CHIPSCOPE总是出现"Waiting for Core (2篇回复)
- module wer(clk,rst,led0,led1); (5篇回复)
- 公司想用FPGA开发TFT LCD 显示器，因此想买FPGA开发板，请大家给推荐介绍！ (0篇回复)
- 数字电路芯片设计和模拟电路芯片设计 (1篇回复)
- 跪求高手指点！！！ (0篇回复)
- 新手请教大家一个问题 (8篇回复)
- 夏老师书上的状态机例子仿真没有输出，请高手指点。 (3篇回复)
- 阻塞赋值和非阻塞赋值，综合出来硬件上的区别？？ (6篇回复)
- 一个5分频电路的困惑【谢谢高手帮忙】 (7篇回复)
- VHDL 不知道错在哪了 我是一个初学者 (11篇回复)
- 在verilog中用assign赋值 (16篇回复)
- 这段verilog代码怎么错了？ (8篇回复)
- 哪位有VHDL控制TLC2543的程序啊，急用下…不胜感激啊 (1篇回复)
- 有谁做过基于FPGA的多种函数信号发生器的实验啊 (1篇回复)
- 哪位了解50MHz的有源晶振的功耗一般是多大？ (2篇回复)
- xzvzx (0篇回复)
- 请问怎么修改quartus的实体名，我有段时间没用了，想编译一下， (0篇回复)
- SYSTEM ACE用的CF卡，可不可以作为外存储器通过用户编程来使用 (0篇回复)
- 板卡上CF问题 (0篇回复)
- 可配置开关矩阵 (0篇回复)
- 大家有用版本控制软件的吗 (0篇回复)
