- 新型FPGA板满足软件无线电、智能通信和雷达等应用需求 (0篇回复)
- 磨刀不误砍柴工—基于TCL文件的Modelsim仿真 (0篇回复)
- AD芯片写不进去控制字是为什么喃？ (0篇回复)
- 关于random的一个问题？、？ (1篇回复)
- 请问chipscope的采样时钟选择哪个才是有效的呢？ (0篇回复)
- 请问哪位那边能下EI的论文？求论文一篇 (0篇回复)
- 步进电机与普通电机最大的不同 (1篇回复)
- 如何输入自己的可编程模拟电路 (0篇回复)
- 基于TMS320VC5410数据采集系统的硬件设计 (0篇回复)
- 基于TMS320VC5410数据采集系统的硬件设计 (0篇回复)
- 大型导弹测试系统通用信号调理平台的设计 (0篇回复)
- NiosII的I2C控制IP及其在成像系统中的应用 (0篇回复)
- quartus6.0有状态机图形编辑功能吗 (2篇回复)
- 四位锁存器源程序 (0篇回复)
- 频率计信号控制源程序 (0篇回复)
- FPGA奔向45纳米 (0篇回复)
- 新型FPGA板满足软件无线电、智能通信和雷达等应用需求 (0篇回复)
- 大侠们帮我看看，clkout波形出不来 (12篇回复)
- 基于VHDL的99小时定时器设计及实现 (1篇回复)
- 问：驱动继电器，用NPN呢，还是PNP，为什么？ (2篇回复)
- Quartus II中状态机的编写规则 (0篇回复)
- 基于FPGA的具有数字显示的水温测控系统 (0篇回复)
- FPGA单芯片四核二乘二取二的安全系统 (0篇回复)
- 请问高手，怎样学习FPGA (6篇回复)
- 基于FPGA verilog hdl 设计的QPSK调制与解调 (2篇回复)
- 分布式算法fir滤波器问题，望高手给指点一下 (2篇回复)
- 状态机举例-Verilog HDL 代码 (1篇回复)
- 当无时钟脉冲时，控制器就输出为“0”，只要一个脉冲触发它，则它的输出就是“1 (2篇回复)
- 如果两个if语句顺序执行的话 会出现什么情况呢？ (3篇回复)
- 二进制到格雷码转换 Verilog代码 (1篇回复)
- wire能在定义的同时赋值吗？ (5篇回复)
- 请问各位verilog:运算精度为17比特,其中符号位1比特，整数部分7比特，小数部分9比特 (3篇回复)
- 雷达恒虚警算法的verilong实现 (3篇回复)
- Verilog-XL是什么工具？ (6篇回复)
- 关于 verilog 的用法 (3篇回复)
- 关于3位8421BCD计数器的VHDL描述问题 (1篇回复)
- 二进制转BCD码的VHDL程序 (3篇回复)
- VHDL中Loop动态条件的可综合转化 (1篇回复)
- 大家用signaltap的时候是能找到USB-Blaster，但是找不到Device是什么原因啊？ (1篇回复)
- 谁知道VERILOG除了用来写FPGA代码外，还有别的应用么？应用到别的领域或者别的器件 (2篇回复)
