- quartus中如何查看模块的最快工作频率 (3篇回复)
- inout使用中出现Illegal output or inout port connection (port 'a_in'). (1篇回复)
- ISE中可以同时支持verilog和VHDL吗？哪位高手知道？ (3篇回复)
- 用ISE中的IP核求三角函数时，好像两种方式都会出错，哪位可以解答一下啊？ (0篇回复)
- 满足FPGA电源设计需求的DC/DC转换器 (1篇回复)
- VHDL+Verilog良好的代码编写风格（二十五条） (23篇回复)
- ucf 设置布局布线后 引脚 没锁定 MAPLIB 680 (1篇回复)
- quartus中有个模块编译后被优化掉了 显示该模块Logic cells为0 是什么原因 请教谁知道 (2篇回复)
- FPGA工程师推荐：Xilinx ISE中的DCM (0篇回复)
- 删 (2篇回复)
- Quartus II 9.0 安装有错误，求助啊~~~~ (2篇回复)
- 什么是I2C总线协议？I2C总线协议的特点？I2C总线协议的术语？ (1篇回复)
- xilinx中offset约束问题 (0篇回复)
- 位同步时钟提取 (0篇回复)
- EP2C8Q208的PLL问题，使用至芯开发板 (5篇回复)
- 如何在QUARTUS中设置两个不同的波特率发生器？ (8篇回复)
- cyclone的PLL是下载后确定不变的，还是能动态更新频率？ (3篇回复)
- 用JTAG下载FPGA的问题 (5篇回复)
- 手把手教你入门Modelsim (10篇回复)
- altera 的FPGA中PLL有clk0~clk3四个输入时钟，能全部用？ (3篇回复)
- `resetall ,这个在一个verilog模块的最开始是什么意思呀? (3篇回复)
- 求教：ISE9.2与Modelsim的什么版本可以兼容？Modelsim要是可以从网上获得免费版的 (0篇回复)
- 跪求 五相步进（带细分功能的）芯片 (0篇回复)
- 求救！！FPGA电平问题。。。急急急！叩谢！ (2篇回复)
- extern static unsigned int idata Timer225ns; (0篇回复)
- LED控制程序（VHDL） (9篇回复)
- verilog的2分频程序 (9篇回复)
- 求VHDL的流水灯程序！！！！！！ (7篇回复)
- FPGA学习---初学者的快乐 (10篇回复)
- 一些名词的区别：ARM,单片机，FPGA，嵌入式，DSP (4篇回复)
- 求助！！！FPGA内切片不够用怎么办？ (0篇回复)
- 欢迎参加Altera&至芯科技FPGA免费技术沙龙 (6篇回复)
- 光通信IC市场进入门槛高的现状 (1篇回复)
- PLD/FPGA新手入门 (1篇回复)
- 有人知道fpga里面的pcb封装在哪里可以找到？ (0篇回复)
- 有没有谁做过往SRAM里面进行数据读写操作的呢？ (0篇回复)
- 急求，JTAG问题 (7篇回复)
- 【求助】FPGA与USB 68013芯片的通信读程序，出问题了~ (5篇回复)
- 视频解码后保存到sram中进行读写的问题 (10篇回复)
- 求解wire型数据与reg型数据的区别 (3篇回复)
