- FPGA每个电源引脚都加滤波电容? (2篇回复)
- 请教差分时钟问题 (5篇回复)
- 请教大家一个verilog的问题 (10篇回复)
- 急急急！请教高手 (5篇回复)
- NIOS中Flash的操作 (1篇回复)
- 你们做前仿真和后仿真都用什么工具？ (1篇回复)
- 紧急求助 ！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！ (3篇回复)
- 各位FPGA高手帮忙解决一下，非常感激！ (5篇回复)
- atmel at697F 如何配置 (0篇回复)
- 减速器的模式 (0篇回复)
- 有没有哪位能提供提取同步时钟的VerilogHDL源代码？ (1篇回复)
- jtag下载fpga读取 ddr 每次下载 ddr里的数据保存么 (0篇回复)
- 招兼职sniffer讲师 (0篇回复)
- Cortex培训 (0篇回复)
- C++语言培训 (0篇回复)
- VHDL报错：loop must terminate within 10,000 iteration？？？ (0篇回复)
- 往板上的Flash编程的时候应该怎么操作呢, (0篇回复)
- quartus ii 9.0编程下载的问题 (1篇回复)
- 紧急求助 ！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！ (0篇回复)
- 紧急求助 ！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！！ (0篇回复)
- 谁有NIOS 9.0的SP2补丁。 (0篇回复)
- 我正准备做基于FPGA的H.264编码解码，由于网上没有编码的ipcore， (0篇回复)
- 我想利用Q2自带的浮点数乘法器 但是其中一个端口的输入是一个常数值 怎么处理》？ (0篇回复)
- 正弦波，三角波。锯齿波的产生？ (5篇回复)
- synplify的综合结果：时间报告的问题 (0篇回复)
- 请问说有能力自己做H.264的编码解码 (1篇回复)
- 关于“parameter” 的使用 (1篇回复)
- 如何指定芯片所用的PLL？ (2篇回复)
- 门级仿真的问题 (1篇回复)
- 关于fpga管脚问题 (5篇回复)
- 异步RS422与上位机协议可不可以变成同步RS422 (1篇回复)
- quartus中管脚分配问题求助 (6篇回复)
- 用SignalTap II仿真,求高手指点。 (2篇回复)
- 用modelsim仿真时出现以下错误 (2篇回复)
- 什么分配LVDS引脚时，自动分配的匹配引脚锁到了我其他的端口引脚去了 (1篇回复)
- usb blaster (1篇回复)
- 请问有经验的高手AlteraFPGA 的配置方式（AS\PS）如何选取？ (1篇回复)
- 各位大侠有没有谁配置过ALTER的收发器transceiver (1篇回复)
- WIN7支持ISE9吗？哪位知道？ (2篇回复)
- ise 13.2新建verilog module问题 (1篇回复)
