- quartus中管脚分配问题求助 (6篇回复)
- 用SignalTap II仿真,求高手指点。 (2篇回复)
- 用modelsim仿真时出现以下错误 (2篇回复)
- 什么分配LVDS引脚时，自动分配的匹配引脚锁到了我其他的端口引脚去了 (1篇回复)
- usb blaster (1篇回复)
- 请问有经验的高手AlteraFPGA 的配置方式（AS\PS）如何选取？ (1篇回复)
- 各位大侠有没有谁配置过ALTER的收发器transceiver (1篇回复)
- WIN7支持ISE9吗？哪位知道？ (2篇回复)
- ise 13.2新建verilog module问题 (1篇回复)
- 不好意思啊，附件传不上去 (1篇回复)
- 请问高手impack 怎么生成mcs文件 (0篇回复)
- 话说H264的ipcore占用资源实在太大了，你们做这个的时候，一般占用多少LE啊 (2篇回复)
- matlab的verilog能直接在ISE中编译成bit文件吗？ (1篇回复)
- 请问大家设计FPGA产品时，都是只用quartus或者ide的综合工具就可以了吗 (0篇回复)
- FPGA的配置FLASH (1篇回复)
- 请教：有没有人用Cadence的ncsim做verilog的仿真 ？ (0篇回复)
- 泰克示波器存储的文件，比如说isf和dat和set，怎么能转成图片格式？ (0篇回复)
- 请问谁知道串并型乘法器的原理 (0篇回复)
- WIN7支持accelDSP吗？哪位知道？ (1篇回复)
- 新手请教用task写的代码为何在quartus中编译时出错，多谢解答 (2篇回复)
- 什么是特殊的管脚资源(LVDS)？ (10篇回复)
- Verilog程序怎么实现异步清零 (6篇回复)
- 求代码，怎样将Verilog计算出来的数据结果存入寄存器，然后再输给另外一个模块 (2篇回复)
- 大家有做过 FPGA对PCM码的调制和解调吗 (1篇回复)
- 关于timescale的问题 (7篇回复)
- 这段代码编译没有问题，为什么综合却不行呢，各位高手帮忙看一下，问题出在哪？ (2篇回复)
- OTA5180A 谁点过 这个IC 驱动的屏啊 (0篇回复)
- flash的写速度有多少 (0篇回复)
- 大家帮忙分析一下 问什么不能生成状态图 谢谢 (2篇回复)
- 请问下面的函数代表什么功能？ (0篇回复)
- 请问有没有见过自带EEPROM的FPGA？ (0篇回复)
- xilinx spartan3A xc3sd1800谁要呢 (1篇回复)
- can_register_asyn_syn #(1, 1'h1) MODE_REG0 知道#(1, 1'h1)是什么意思吗？？ (2篇回复)
- quartus2 原理图 (5篇回复)
- 有人用过Spartan6的MCB DDR-IP核的啊？ (0篇回复)
- 请教一个VHDL的问题（关于三态口的） (2篇回复)
- RS-232 串口问题 (5篇回复)
- SRAM读写 (16篇回复)
- 有块FPGA数据采集板，现找位做兼职的写FPGA程序，要求如下： (0篇回复)
- 谁有三角波生成的流程图给一个用quartus的 (1篇回复)
