论坛 › FPGA学习步骤 › 跟李凡老师学FPGA扩频通信D05：串行通信扩频接收器（20170423课堂笔记）

lcytms 发表于 2018-10-9 09:21:19

1400
        但是这种方法呢，需要有31个LS0。
        我们看怎么做。
        用它的下一拍来做。

lcytms 发表于 2018-10-10 09:31:40

1401
        延迟一拍。
        Ms5也延迟一拍。
        只要这个小于12万，它就出一个同步的帧值。

lcytms 发表于 2018-10-10 09:32:49

1402
        这样的话呢，就可以一级一级地继续下去。

lcytms 发表于 2018-10-11 10:39:07

1403
        每个都延长一拍。
        而每一个LS都给出对应的使能信号。
        这些使能信号给出来以后呢，如果这边接的是同一根线，这个使能信号可以相差一拍。

lcytms 发表于 2018-10-11 10:40:30

1404
        我重新画一下。

lcytms 发表于 2018-10-12 11:52:17

1405
        Ls0的使能，ls1的使能。
        这是ms50，延迟一拍下来，这是ms51。

lcytms 发表于 2018-10-12 11:55:00

1406
        如果这个line信号是逐级延迟下来的，就可以一个命令，一个en。
        如果画在总线上面，就要多个en。

lcytms 发表于 2018-10-14 10:00:48

1407
        这样做会更合理一点。
        每个en信号相差一拍。
        这是状态机要做的事情。
        其实不一定要做完。
        其实不一定要做完，只要有一个syn就为真了。

lcytms 发表于 2018-10-14 10:05:23

1408
        状态机会得到这些信号，并且发出对应的使能。
        并且还接收顶层的start信号。
        那么一旦在syn0到syn30里面，有一个为真，那么它的同步应该找到了。

lcytms 发表于 2018-10-14 10:06:56

1409
        一旦得到了同步，就知道了边界在什么位置。
        在做解扩的时候，得到了边界的位置。
        状态机就知道什么时候发出对应的位置。
        在这一步，就是做dsss的decoder，写成DE。
        它仍然需要ms5。

查看完整版本: 跟李凡老师学FPGA扩频通信D05：串行通信扩频接收器（20170423课堂笔记）