- 求教：这个错误怎么改 (0篇回复)
- verilog中延时的控制，望各位高手给点思路 (5篇回复)
- module three(clkin, clkout); (2篇回复)
- 谁懂 verilog语言output reg davamp，怎么翻译成VHDL吗 (1篇回复)
- 安装modelsim6.5f安装不上 (0篇回复)
- msp430定时器中断无法软件仿真，那位高手指点一下！谢谢 (0篇回复)
- SN74CBTD3384C 请问各位有没有知道这个芯片作用的？ (0篇回复)
- ADIO <= my_mem_reg when (M_ADDR_N = '0') else (others =>'Z'); (0篇回复)
- FPGA音频解码哪位大侠 熟悉？ (1篇回复)
- 什么是隐含锁存器？ (5篇回复)
- 求lcd1602屏FPGA控制的数字电子钟的verilog例子 (2篇回复)
- 新人 (0篇回复)
- 求高手帮忙，十万火急。 (1篇回复)
- 新手请教!!! (0篇回复)
- 新手请教！！！ (0篇回复)
- 转让Xilinx Spartan-3E开发板FPGA开发套件 (1篇回复)
- 下面的语句为什么不能综合呢 (0篇回复)
- 能够生成可靠波形的DDS IC与IP (1篇回复)
- 请问谁弄过s曲线加减速？ (0篇回复)
- 谁写过带通滤波器没？ (0篇回复)
- 一道笔试题中：写出序列探测器11000的RTL代码谁知道序列探测器是什么？这题什么意思？ (1篇回复)
- 我写了一段程序，实现输出延迟输入5个时钟周期，但不对，请高手帮忙 (1篇回复)
- 新手求助一个关于计数器产生毛刺的问题 (4篇回复)
- 求！！芯片EP2C8T144C8的引脚说明 (1篇回复)
- 外资电子企业薪酬福利报告给各位分享一下 (0篇回复)
- 电池充电IC CN3060 (0篇回复)
- 电池充电IC CN3059 (0篇回复)
- 介绍两种三端稳压器 (0篇回复)
- 求助 怎样用VHDL语言实现占空比可调 (1篇回复)
- 哪位高手指点一下 (2篇回复)
- quartusⅡ10.0 (4篇回复)
- 零件计数器的应用及常见种类 (0篇回复)
- 我主要想问下40nm工艺，3000万门的片子得是什么样？ (0篇回复)
- 请教下，一般一个d触发器多少门？ (4篇回复)
- verilog 怎么实现exp函数 (5篇回复)
- 请问下下面的语句可以通过通过综合吗 (0篇回复)
- alw ays @(count[14:13] or datain)什么理解啊 (7篇回复)
- TLV320AIC23的录放音实现 (0篇回复)
- Modelsim仿真的激励从哪里设置 (9篇回复)
- 求助 vreilog中的系统函数，在quartusii中能编译吗？ (1篇回复)
