- verilog代码怎么调用VHDL模块？ (2篇回复)
- quartusII programmer的问题? (6篇回复)
- 哪位有VHDL版本的串口程序 (1篇回复)
- 初学VHDL 一个比较器的程序请教各位 (5篇回复)
- 求助FPGA VHDL 里面real 是多少位的 (2篇回复)
- 听说ALTERA很多产品都不支持三态 (2篇回复)
- 【从零开始FPGA】Altera FPGA (2篇回复)
- IP核开放 (0篇回复)
- 时序分析 (0篇回复)
- 我用Altera的FPGA Cyclone,该如何设定Input Delay和Output Delay呢？谢谢 (6篇回复)
- quartus的使用问题 (4篇回复)
- Quartus II 9.0里有没有外部ＳＲＡＭ控制宏模块？ (2篇回复)
- 关于在Quartus里调用modelsim的问题 (8篇回复)
- 数字处理中如何去除直流分量 (3篇回复)
- FPGA/CPLD等为什么不能用串口下载? (2篇回复)
- 用FPGA来实现DSP解决方案的两大理由 (2篇回复)
- 选择最适合的电机控制方案：MCU、DSP还是FPGA？ (2篇回复)
- FPGA设计与DSP设计相比，最大的不同之处在哪里？ (8篇回复)
- 请教如何提高FPGA采样频率，162M以上跑的了吗？ (6篇回复)
- quartusII7.2错误问题 (2篇回复)
- PWM (0篇回复)
- SOPC，usb (0篇回复)
- 用DE0写个VGA的控制 (0篇回复)
- 如何实现高速串口ADC与FPGA连接？ (3篇回复)
- 一般I/O资源不够的时候，怎么处理？ (4篇回复)
- 通常我们说的SOPC，是不是就是指 基于FPGA嵌入IP软核（nios) (3篇回复)
- 帮我设计个东西哈，各位大大 (0篇回复)
- 有哪位高手用verilog写过操作max5581的程序啊？ (0篇回复)
- 如何解决FPGA与DCA0832之间电平的问题？ (3篇回复)
- 请教一个xilinx 时钟的问题 (9篇回复)
- 请教我的fpga为什么能下载但是没有输出？？ (1篇回复)
- 请教：Synplify，ISE，Modelsim联合后仿真问题！ (4篇回复)
- 请教一个ISE的问题 (2篇回复)
- 救急，哪位大侠那有 system generator ？给我传个，哪也找不到 (0篇回复)
- 救急，哪位大侠那有 system generator ？给我传个，哪也找不到 (0篇回复)
- 怎么读fifo，如果以rden管脚高来控制，clk始终都有，这种方法好像不行 (1篇回复)
- FPGA_EDITOR布线问题 (2篇回复)
- G.726语音编解码器在SoPC中的实现 (1篇回复)
- VHDL关于单稳触发的程序求助。 (1篇回复)
- 请教：如何使用FLASH (4篇回复)
