- 请教关于CPLD内部REG到REG的延时问题 (5篇回复)
- 有人做过 testbench 里面 report (VHDL) or display (verilog) 么 (1篇回复)
- 图形编程和语言编程相比，哪种方式占的资源多啊？？ (0篇回复)
- 那位知道采用JTAG下载jic文件后不运行是怎么回事 (5篇回复)
- 请问如何查看各模块slice的占用情况 (1篇回复)
- QUATUS没有TESTBENCH (3篇回复)
- 大家帮我看看 (5篇回复)
- 有没有 hdl写的8x8点阵 程序 (1篇回复)
- 为什么ISE启动Modelsim总是停止 (2篇回复)
- 请问！！！！！！！！！！！！！ (0篇回复)
- NAND ECC IP (0篇回复)
- 分时复用 (0篇回复)
- 已经搞定了了了-求助Top-level design entity is undefined？ (2篇回复)
- Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings (4篇回复)
- ISE9.1中复数乘法器软核问题 (0篇回复)
- 如何快速学习verilog (1篇回复)
- FPGA 与先进控制 (0篇回复)
- 急！本人想参加FPGA培训，不知值不值得参加？谢谢 (2篇回复)
- 管脚约束跟管脚分配时一回事情吗 有什么区别？ (1篇回复)
- CIC滤波器在设计的时候怎么考虑滤波的带宽？ (3篇回复)
- 数码管扫描频率多高合适啊 (3篇回复)
- 请问有谁知道spartan-6 SP605开发板的FMC-LPC接口的外结线哪有卖吗？ (0篇回复)
- fgpa如何驱动DS1302 (1篇回复)
- 高手请进，帮忙看下程序哪错了~~ (3篇回复)
- 请问fpga中VIP模块是什么 (2篇回复)
- 求verilog 8位串转并程序和测试程序,要求奇偶校验和数据头探测 (15篇回复)
- fpga的速度和面积的问题 (2篇回复)
- 谁用过mxic的片子？ (0篇回复)
- quartus 使用IPCore 生成了限时的sof文件，使用的时候连signaltap也不能用了 (0篇回复)
- 大家知道RAM 1-PORT怎样使用吗？ (0篇回复)
- 请教通过JTAG口下载jic文件到FLASH.我下载了一个到FLASH可以用，其他都不行 (0篇回复)
- 那位大侠能给一个signaltap的教程啊？在网上搜索的讲的 不是很全啊··谢谢 (0篇回复)
- 为什么我的MODELSIM工程中的文件编译通过了 再状态栏还是问号啊 是不是要设置什么 (0篇回复)
- modelsim中decimal范围为多少？ (0篇回复)
- xilinx加载后如何复位？ (1篇回复)
- FPGA串口问题 (0篇回复)
- 请问一下怎么用matlab编的。mdl文件下载到FPGA里么 (2篇回复)
- 谁有microwire接口文档？ (1篇回复)
- PC817B为何迅速赢得人们的眼球？ (0篇回复)
- 请问一下有谁需要alteraDSP的IPcore的license (0篇回复)
