- 模块接口问题 (1篇回复)
- 分频程序 (0篇回复)
- 主动串行和被动串行有什么区别呢 (2篇回复)
- 编程错误10170，哪个大虾帮我看看啊 (3篇回复)
- 关于DCM (0篇回复)
- 想用CPLD中的EEPROM模块，想在里面存一排序列号，用DSP读出来，怎么生成下载文件呢 (0篇回复)
- 怎么破解quartus 9.0的啊..是不是要找LICENSE.DAT..文件啊，把ID换了 (3篇回复)
- ISE7.1环境下IP核不能用了 (0篇回复)
- verilog程序问题，还是quartus的问题？？ (4篇回复)
- 请教大家一个很简单的问题，谢谢！！！ (4篇回复)
- 有没有人写过cy68013的固件程序啊 (0篇回复)
- 有人做过 TCP/IP 测试没啊 (0篇回复)
- FPGA交流群：92484428 (0篇回复)
- Verilog问题 (0篇回复)
- PS2键盘控制实验 (0篇回复)
- FPGA烧写：AS+配置芯片方式以及JTAG方式 (1篇回复)
- 每次给fpga芯片下载的程序是写到配置芯片里了，还是fpga芯片里了 (3篇回复)
- fpga在没有配置之前各个管脚的初始状态是什么？ (2篇回复)
- 两个FPGA芯片，各自有各自的配置芯片，只共用一个时钟信号，可两个输出不能同步 (19篇回复)
- 菜鸟求助 本地信号转pcie (0篇回复)
- 请教 Virtex FPGA 配置电路问题 (1篇回复)
- 边界扫描方式下 下载了FPGA和配置芯片的信息 是不是断电后 改成主串模式 重新加电 (1篇回复)
- 请问 speed grade 菜单是设置什么的？ (1篇回复)
- 请问：ISE中的IP核怎么更新？ (1篇回复)
- vhdl问题 (0篇回复)
- Quartus2是否支持JTAG的批量烧写？？ (0篇回复)
- VHDL菜鸟问题 (4篇回复)
- 在做一个PCI软核调试 但驱动还不知道怎么下手 (0篇回复)
- 请问 谁有常用中英文对照的电子通信类英语词汇 (0篇回复)
- Quartus II编译的时候会出现以下提示 (0篇回复)
- 哪位有primetime，或者提供一个下载链接，多谢了 (0篇回复)
- 小弟初学，有个程序看不懂，麻烦哪位高人请教！！ (17篇回复)
- 谁有quartus9.1的license 文件没有啊 (2篇回复)
- 请教关于FPGA矩阵键盘的问题 (0篇回复)
- 请问谁有译码显示模块的源代码 (0篇回复)
- 顶层模块例化子模块时，子模块在顶层top.v 文件中位置不同，结果会不同 (5篇回复)
- 大家看看这个用D触发器的3分频器 哪个地方错了 谢谢 (7篇回复)
- ＩＳＥ １０．１ 在创建工程是的奇怪问题 (1篇回复)
- 状态机问题,初始状态怎摸决定? (13篇回复)
- FPGA 的输入电流一般多大？？？ (6篇回复)
